PCB设计中的抗干扰措施与电磁兼容性研究.docx

《PCB设计中的抗干扰措施与电磁兼容性研究.docx》由会员分享，可在线阅读，更多相关《PCB设计中的抗干扰措施与电磁兼容性研究.docx（13页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、PCB设计中的抗干扰措施与电磁兼容性研究.doc 印制电路板设计中的抗干扰措施与电磁兼容性探讨 印制电路板(PCB)是电子产品中电路元件和器件的支撑件，它供应电路元件和器件之间的电气连接，是目前电子器材用于各类电子设备和系统的主要装配方式。鉴于PCB设计的好坏对抗干扰实力影响很大，因此，PCB的设计除必需遵守一般原则之外，还应符合抗干扰设计与电磁兼容性的要求。 一 电路板设计的一般原则 1布局 首先应考虑PCB尺寸大小。PCB尺寸过大，印制线条长，阻抗增加，抗噪声实力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后，再确定元件的位置，一般来说，应把模拟信号、高速数字电

2、路、噪声源(如继电器、大电流开关等)这三部分合理分开，使相互间的信号耦合为最小。最终，依据电路的功能单元，对电路的全部元器件进行布局。在确定元件的位置时要遵守以下原则： 根据电路的流程支配各个功能电路单元的位置，便于信号流通，并使信号尽可能保持一样的方向。 以每个功能电路的核心元件为中心进行布局。元器件应匀称、整齐紧凑地排列，尽量削减和缩短各元器件之间的引线和连接。 在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尺可能使元器件平行排列，以利于装焊及批量生产且美观。 位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的最佳形态为矩形，长宽比为3：2或4：3，其尺寸大于200

3、x150mm时，应考虑电路板所受的机械强度。 尽可能缩短高频元器件之间的连线，设法削减它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。 某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。 重量超过15g的元器件应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。 对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调整，应放在印制

4、板上便于调整的地方；若是机外调整，其位置要与调整旋钮在机箱面板上的位置相适应。 应留出印制板定位孔及固定支架所占用的位置。 2、布线 布线的原则如下： 输入、输出端用的导线应尽量避开相邻平行，最好加线间地线， 以免发生反馈耦合。 导线的最小宽度主要由导线与绝缘基板间的粘附强度和流过它们的电流值确定，当铜箔厚度为0.05mm、宽度为115mm时，通过2A的电流，温度不会高于3 。因此，导线宽度为1.5mm便可满意要求。对于集成电路尤其是数字电路，通常选宽度为0.020.3mm的导线，当然，只要允许，还是尽可能用宽线，尤其是电源线和地线。导线的最小间距主要由最坏状况下的线间绝缘电阻和击穿电压确定。

5、对于集成电路尤其是数字电路，只要工艺允许，可使间距小至58mm。 印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避开运用大面积铜箔，否则，长时间受热时，易发生铜箔膨胀和脱落现象。必需用大面积铜箔时，最好用栅格状，这样有利于解除铜箔与基板间粘合剂受热产生的挥发性气体。 二 电路板及电路抗干扰措施 印制电路板的抗干扰设计与详细电路有着亲密的关系，以下从四个方面探讨PCB抗干扰设计的措施。 1、电源线设计 依据印制线路板电流的大小，尽量加粗电源线宽度，削减环路电阻。同时使电源线、地线的走向和数据传递的方向一样，这样有助于增加抗噪声实力。 2、地线设计 印刷电路板上，电

6、源线和地线最重要。克服电磁干扰，最主要的手段就是接地。对于双面板，地线布置特殊讲究，通过采纳单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线，并都会聚到回电源的那个接点上，就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最终都汇合到这个接地点上来。与印刷线路板以外的信号相连时，通常采纳屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。如能将接地和屏蔽正确结合起来运用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地(屏蔽地)、数字地(逻辑地)和模拟地等。地

7、线设计的原则是： 数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开，分别与电源端地线相连，并尽可能加大线性电路的接地面积。低频电路的地应尽量采纳单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采纳多点串联接地，地线应短而粗，高频元件四周尽量用栅格状大面积地箔。 接地线应尽量加粗。若接地线很细，则接地电位随电流的改变而改变，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线宽度应在23mm 以上。 正确选择单点接地与多点接地。在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电

8、感影响较小，而接地电路形成的环流对干扰影响较大， 因而应采纳一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采纳就近多点接地。当工作频率在110MHz时，假如采纳一点接地，其地线长度不应超过波长的1/20，否则应采纳多点接地法。 将接地线构成闭环路。设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声实力。其缘由在于：印制电路板上的许多集成电路元件，尤其遇到耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声实力下降，若将接地构成环路，则会缩小电位差值，提高电子设备的抗噪声实力。 3、合理设置退耦电容

9、 性能好的高频去耦电容可以去除高到1GHZ的高频成份。瓷片电容或多层陶瓷电容的高频特性较好。去耦电容有两个作用：一方面旁路除掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uF，有5nH分布电感，它的并行共振频率大约在7MHz左右，对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。1uF、10uF电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方并一个1uF或10uF的去高频电容往往是有利的，即使是用电池供电的系统也须要这种电容。每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uF。最好不用电解电容

10、，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感，最好运用胆电容或聚碳酸酯电容。去耦电容值的选取并不严格，可按C=1/f计算， 即10MHz取0.1uF。对微限制器构成的系统，取0.10.01uF之间都可以。退耦电容的一般配置原则是： 电源输入端跨接10100uF的电解电容器。如有可能，接100uF以上的更好。 原则上每个集成电路芯片都应布置一个0.01uF的瓷片电容，如遇印制板空隙不够，可每48个芯片都应布置一个110uF的钽电容。 对于抗噪声实力弱、关断时电源改变大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间干脆接入退耦电容。 电容引线不能太长，尤其是高频旁

11、路电容不能有引线。 4、特别器件的处理 在印制板中有接触器、继电器、按钮等元件时，操作它们时均会产生较大火花放电，必需采纳RC电路来汲取放电电流。一般R取12K，C取2.247uF。 CMOS的输入阻抗很高，易受感应，因此在运用时对不用端要接地或接正电源。 选用外时钟频率低的微限制器可以有效降低噪声和提高系统的抗干扰实力。为减小信号传输中的畸变，信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。 留意印刷线板与元器件的高频特性。在高频状况下，印刷线路板上的引线、过孔、电阻、电容、接插件的分布电感与电容等不行忽视。电阻对高频信号产生的反射，会对引线的分布电容起作用，当引线长度大于噪声

12、频率相应波长的1/20时，就产生天线效应，噪声通过引线向外放射。 三、电磁兼容性设计 对于微限制器时钟频率与总线周期特殊快、含有大功率与大电流驱动电路以及含有微弱模拟信号电路与高精度A/D变换电路的系统，应特殊留意抗电磁干扰。 1、印刷电路板设计中的电磁兼容性措施 数字地与模拟地分开，地线加宽，以解决公共阻抗耦合问题。 在布局时若高速、中速和低速混用时，留意不同的布局区域，且模拟电路和数字逻辑要分别。 布线时专用零伏线、电源线的走线宽度1mm，电源线和地线尽可能靠近，整块印刷板上的电源与地要呈“井”字形分布，以便使分布线电流达到均衡。 要为模拟电路特地供应一根零伏线。 为削减线间串扰，必要时可

13、增加印刷线条间距，有意安插一些零伏线作为线间隔离。 印刷电路的插头也要多支配一些零伏线作为线间隔离。 特殊留意电流流通中的导线环路尺寸。 如有可能在限制线的入口处加接RC去耦，以便消退传输中可能出现的干扰因素。 线宽不要突变，导线不要突然拐角(90度)。 在印刷线路板上运用逻辑电路时，凡能不用高速逻辑电路的就不用，并在电源与地之间加去耦电容。 可用串电阻的方法，降低限制电路上沿跳变速率；尽量为继电器等供应某种形式的阻尼；运用满意系统要求的最低频率时钟且时钟产生器尽量靠近到用该时钟的器件；石英晶体振荡器外壳要接地；用地线将时钟区圈起来，时钟线尽量短；I/O驱动电路尽量靠近印刷板边，让其尽快离开印

14、刷板；对进入印刷板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的方法，减小信号反射；集成电路上该接电源的端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端印制板尽量运用45折线而不用90折线布线以减小高频信号对外的放射与耦合印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离远一些单面板和双面板用单点接电源和单点接地；时钟、总线、片选信号要远离I/O线和接插件；模拟电压输入线、参考电压端要尽量远离数字电路信号线，特殊是时钟；对AD类器件，数字部分与模拟部分不要交叉；时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆；元件引脚尽量短，去耦电容引脚尽

15、量短关键的线要尽量粗，并在两边加上爱护地；高速信号线要短要直；对噪声敏感的线不要与大电流、高速开关线平行；石英晶体下面以及对噪声敏感的器件下面不要走线弱信号电路、低频电路四周不要形成电流环路；任何信号都不要形成环路，如不行避开，让环路区尽量小；每个电解电容边上都要加一个小的高频旁路电容用大容量的钽电容或聚酯电容而不用电解电容作电路充放电储能电容，运用管状电容时，外壳要接地。 2、配套于印刷电路板的开关电源的电磁兼容性 电源在向系统供应能源的同时，也将其噪声加到所供电的电源上。电路中微限制器的复位线、中断线以及其它，一些限制线最简单受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的

16、系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自源的干扰。 开关电源对电网传导的骚拢及开关电源的辐射骚扰的主要因素是非线性流和初级电路中功率晶体管外壳与散热器之间的耦合在电源输入端产生的传导共模噪声。抑制方法为：对开关电压波形进行“修整”：在晶体管与散热器之间加装屏蔽层的绝缘垫片，在市电输入电路中加接电源滤波器尽可能地减小环路面积在次线整流回路中运用软复原二极管或在二极管上并联聚酯薄膜电容器；对晶体管开关波形进行“修整”。另外，由于二极管反向电流陡变及回路分布电感与二极管结电容等形成高频衰减振荡，而滤波电容的等效串联电感又减弱了滤波的作用，因此在输出改波中出现尖峰干扰，为此应加小

17、电感和高频电容以减速小输出噪声。 3、传输线的电磁兼容性 传输电缆的形式较多，双绞丝在低于100KHz下运用特别有效，高频下因特性阻抗不匀称及由此造成的波形反射而受到限制；带屏蔽的双绞线，信号电流在两根内导线上流淌，噪声电流在屏蔽层里流淌，因此消退了公共阻抗的耦合，而任何干扰将同时感应到两根导线上，使噪声相消；非屏蔽双绞线抵挡静电耦合的实力差些，但对防止磁场感应仍有很好作用，其屏蔽效果与单位长度的导线扭绞次数成正比同轴电缆有较匀称的特性阻抗和较低的损耗，从直流到甚高频都有较好特性。传输线最好的接线方式是信号与地线相间，稍次的方法是一根地、两根信号再一根地依次类推，或专用一块接地平板，将负载干脆

18、接地的方式是不合适的，这是因为两端接地的屏蔽层为磁感应的地环路电流供应了分流，使得磁场屏蔽性能下降。 至于电缆线的端接，在要求高的场合要为内导体供应360的完整包袱，并用同轴接头来保证电场屏蔽的完整性。 4、静电的防护 静电放电可通过干脆传导、电容耦合和电感耦合三种方式进入电子线路。干脆对电路的静电放电常常会引起电路的损坏，对邻近物体的放电通过电容或电感耦合，会影响到电路工作的稳定性。防护方法：建立完善的屏蔽结构，带有接地的金属屏蔽壳体可将放电电流释放到地金属外壳接地可限制外壳电位的上升，造成内部电路与外壳之间的放电；内部电路假如要与金属外壳相连时，要用单点接地，防止放电电流 流过内部电路；在

19、电缆入口处增加爱护器件；在印刷板入口处增加爱护环(环与接地端相连)。 PCB设计中的抗干扰措施与电磁兼容性探讨.doc PCB设计中的电磁兼容性浅析论文 智能电表的电磁兼容测试与抗干扰探讨说明 IGBT模块电磁兼容性设计 通信设备的电磁兼容性设计 电磁兼容性整改的几种方案 通信开关电源的电磁兼容性 开关电源的电磁兼容性技术 切断感性负载时的电磁兼容性探讨 接地处理对电磁兼容性的作用 本文来源：网络收集与整理，如有侵权，请联系作者删除，谢谢！第13页 共13页第 13 页 共 13 页第 13 页 共 13 页第 13 页 共 13 页第 13 页 共 13 页第 13 页 共 13 页第 13 页 共 13 页第 13 页 共 13 页第 13 页 共 13 页第 13 页 共 13 页第 13 页 共 13 页