计算机组成原理试题与答案_(1).pdf

《计算机组成原理试题与答案_(1).pdf》由会员分享，可在线阅读，更多相关《计算机组成原理试题与答案_(1).pdf（46页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、.word 格式,计算机组成原理试题及答案计算机组成原理试题及答案一、填空（12 分）1. 某浮点数基值为 2，阶符 1 位，阶码 3 位，数符 1 位，尾数 7 位，阶码和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数，非 0 最小正数，最大负数，最小负数。2. 变址寻址和 基址寻址的 区别是：在基址寻址 中，基址 寄存器 提供， 指令提供； 而在变址寻址中，变址寄存器提供，指令提供。3. 影响流水线性能的因素主要反映在和两个方面。4. 设机器数字长为 16 位（含 1 位符号位）。若 1 次移位需 10ns，一次加法需 10ns，则补码除法需时间，补码 BOOTH

2、 算法最多需要时间。5. CPU从 主 存 取 出 一 条 指 令 并 执 行 该 指 令 的 时 间叫，它通常包含若干个，而后者又包含若干个。组成多级时序系统。二、名词解释(8 分)1. 微程序控制2. 存储器带宽3. RISC,专业.专注.word 格式,4.中断隐指令及功能三、简答（18 分）1. 完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。,专业.专注.word 格式,2. 设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。(1)若 Cache 采用直接相联映像，求出主存地址字段中各段的位数。(2)若 Cache 采用四路组相联映像，求出主存地址

3、字段中各段的位数。3. 某机有五个中断源，按中断响应的优先顺序由高到低为 L0,L1,L2,L3,L4，现要求优先顺序改为 L3,L2,L4,L0,L1，写出各中断源的屏蔽字。屏蔽字中断源01234,专业.专注.word 格式,L0L1L2L3L44. 某机主存容量为 4M16 位，且存储字长等于指令字长，若该机的指令系统具备 120 种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围；（3）一次间址的寻址范围；（4）相对寻址的寻址范围。,专业.专注.word 格式,四、（6 分）设阶码取 3 位，尾数取

4、 6 位（均不包括符号位），按浮点补码运算规则计算五、画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（8 分）25119 + 24()1616,专业.专注.word 格式,六、（10 分）设 CPU 共有 16 根地址线，8 根数据线，并用MREQ作访存控制信号，用R/W作读写控制信号，现有下列存储芯片：RAM：1K8 位、2K4 位、4K8 位ROM：2K8 位、4K8 位以及 74138 译码器和各种门电路（自定），画出 CPU 与存储器连接图。要求：（1）最大 4K 地址空间为系统程序区，与其相邻 2K 地址空间为用户程序区。（2）合理选用上述存储芯片 ，说明

5、各选几片 ？写出每片存储芯片的地址范围。（3）详细画出存储芯片的片选逻辑。,专业.专注.word 格式,AiA0CSOEWEAiA0CSPD/ProgrROMRAMDnD0DnD0G1G2AG2BCBAY7Y6OE允许输出WE允许写Y074138七、假设 CPU 在中断周期用堆栈保存程序断点，且进栈时栈指针减一，出栈时栈指针加一。试写出中断返回指令（中断服务程序的最后一条指令 ），在,专业.专注.word 格式,取指阶段和执行阶段所需的全部微操作命令及节拍安排。若采用微程序控制，则还需要增加哪些微操作。（10 分）八、除了采用高速芯片外，从计算机的各个子系统的角度分析，指出 6 种以上提高整机

6、速度的措施。（8 分）,专业.专注.word 格式,计算机组成原理试题答案计算机组成原理试题答案一、填空（12 分）1127；1/512；-1/512-1/32768；-128。2基地址；形式地址；基地址；形式地址。3访存冲突；相关问题。4300ns；310ns。5指令周期；机器周期；节拍。二、名词解释(8 分)1微程序控制,专业.专注.word 格式,答：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令 ，每一条指令包含一个或多个微操作命令。2存储器带宽答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示

7、。3RISC答：RISC 是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。4中断隐指令及功能答：中断隐指令是在机器指令系统中没有的指令，它是 CPU 在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。三、简答（18 分）1答：总线在完成一次传输周期时，可分为四个阶段：申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从,专业.专注.word 格式,设备）的存储地址或设备地

8、址及有关命令，启动参与本次传输的从模块；传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。2答：（1）若 Cache 采用直接相联映像：字块中含 64 个字节，字块的位数为 b=6。Cache 中含有 256 个字块，所以字块地址位数 c=8。主存容量为 1M 字节，总位数为 20。主存字块标记位数 t=6。（2）若 Cache 采用四路组相联映像，字块中含 64 个字节，字块的位数为 b=6。每组含有四个字块，每组含 256 个字节。Cache 中含有 64 个字块，所以组地址位数 q=6。主存容量为

9、1M 字节，总位数为 20。主存字块标记位数 t=8。3答：设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：,专业.专注.word 格式,屏蔽字中断源01234L0L1L2L3L44答：（1）指令字长 16 位，操作码为 7 位，寻址特征位 2 位，地址码 7 位；（2）-6463；（3）216；（4）2160100000000110011110111000四、（6 分）答：被加数为加数为（1）对阶：0,101;0.100100，x补= 00,101; 00.1001000,100;1.010100，y补= 00,100; 11.010100,专业.专注.word 格式,j补= jx

10、补- jy补= 00,101+ 11,100= 00,001即j= 1，则 y 的尾数向右移一位，阶码相应加 1，即y补= 00,101; 11.101010 求和Sx+Sy=Sx+Sy补补补补= 00.100100+ 11.101010= 00.001110即x+y补= 00,101; 00.001110尾数出现“00.0”，需左规。 规格化左规后得x+y补= 00,011; 00.111000 x+y补= 00,111; 00.111000五、（8 分）答：DMA 方式接口电路的基本组成框图如下：,专业.专注.word 格式,以数据输入为例，具体操作如下： 从设备读入一个字到DMA 的数据

11、缓冲寄存器BR 中，表示数据缓冲寄存器 “满”（如果 I/O 设备是面向字符的，则一次读入一个字节，组装成一个字）； 设备向 DMA 接口发请求（DREQ）； DMA 接口向 CPU 申请总线控制权（HRQ）； CPU 发回 HLDA 信号，表示允许将总线控制权交给DMA 接口； 将 DMA 主存地址寄存器中的主存地址送地址总线； 通知设备已被授予一个 DMA 周期（DACK），并为交换下一个字做准备； 将 DMA 数据缓冲寄存器的内容送数据总线； 命令存储器作写操作； 修改主存地址和字计数值；,专业.专注.word 格式, 判断数据块是否传送结束，若未结束 ，则继续传送 ；若己结束 ，（字计

12、数器溢出），则向 CPU 申请程序中断，标志数据块传送结束。六、（10 分）方法一：答：地址空间描述如下：ROM 对应的空间：11111111111100001111000011110000RAM 对应的空间：11101110111110001111000011110000选择 ROM 芯片为 2K8 位的两片，RAM 芯片为 2K4 位的两片ROM 芯片 1：11111111111110001111000011110000ROM 芯片 2：11111111011100001111000011110000,专业.专注.word 格式,RAM 芯片 1、2：（位扩展）11101110111110

13、001111000011110000CPU 与存储器连接图见下页：A15A15& &A14A14A13A13A12A12A11A11C CP PU UA10-A0A10-A0CSCSROM1ROM1D7-D0D7-D0D7-D0D7-D0RDRDROM2ROM2D7-D0D7-D0RDRDCSCSOEOERAM1RAM1D7-D4D7-D4CSCSOEOEWEWERAM2RAM2D3-D0D3-D0WEWEG1G2AG2BCBAY7Y6Y0方法二：答：地址空间描述如下：ROM 对应的空间：11111111111100001111000011110000RAM 对应的空间：11101110111

14、110001111000011110000,专业.专注.word 格式,选择 ROM 芯片为 4K8 位的一片，RAM 芯片为 2K4 位的两片R/WR/WMREQMREQA15A15A14A14A13A13A12A12A11A11A10A10& &C CP PU UG1G1G2AG2AG2BG2BC CB BA AY7Y7Y6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0& &A0A0A11A11ROMROMA0A0D0D0A10A10RAMRAMA0A0A10A10RAMRAMA0A0D0D0D7D7D4D4D3D3D0D0D7D7D7D7D4D4D3D3,专业.专注.word 格式

15、,七、（10 分）答：组合逻辑设计的微操作命令：取指：T0：PC MART1：MMAR MDR, PC+1 PCT2：MDR IR, OPIR 微操作形成部件执行：T0：SP MART1：MMAR MDRT2：MDR PC, SP+1 SP微程序设计的微操作命令：取指微程序：T0：PC MART1：AdCMIR CMART2：MMAR MDR, PC+1 PCT3：AdCMIR CMAR,专业.专注.word 格式,T4：MDR IR, OPIR 微操作形成部件T5：OPIR CMAR中断返回微程序：T0：SP MART1：AdCMIR CMART2：MMAR MDRT3：AdCMIR CMA

16、RT4：MDR PC, SP+1 SPT5：AdCMIR CMAR,专业.专注.word 格式,八、（8 分）答：针对存储器，可以采用 Cache-主存层次的设计和管理提高整机的速度；针对存储器，可以采用主存-辅存层次的设计和管理提高整机的速度；针对控制器，可以通过指令流水或超标量设计技术提高整机的速度；针对控制器，可以通过超标量设计技术提高整机的速度；针对运算器，可以对运算方法加以改进，如进位链、两位乘除法；针对 I/O 系统，可以运用 DMA 技术来减少 CPU 对外设访问的干预。1设x补=x0.x 1x2xn。求证：x补=2 x 0+ x，其中0 （1 X 0）x 0=1 （0 X -1

17、）2某机字长 32 位，定位表示，尾数 31 位，数符 1 位，问：(1) 定点原码整数表示时，最大正数是多少？最小负数是多少？(2)定点原码小数表示时，最大正数是多少？最小负数是多少？3如图B17.1表示用快表（页表）的虚实地址转换条件，快表放在相联存贮器中，其容量为 8 个存贮单元，问：,专业.专注.word 格式,（1）CPU 按虚地址 1 去访问主存时主存的实地址码是多少？（2）当 CPU 按虚地址 2 去访问主存时主存的实地址码是多少？（3）当 CPU 按虚地址 3 去访问主存时主存的实地址码是多少？4某机有8条微指令I1-I8，每条微指令所包含的微指令控制信号如表所示，a-j分别对

18、应10种不同性质的微命令信号，假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。5CD-ROM光盘的外缘有5mm宽的范围因记录数据困难，一般不使用，故标准的播放时间为 60 分钟。计算模式 1 和模式 2 情况下光盘存储容量是多少？,专业.专注.word 格式,6如图所示的系统中断机构是采用多级优先中断结构，设备 A 连接于最高优先级，设备 B 次之，设备 C 又次之。要求 CPU 在执行完当前指令时转而对中断请求进行服务，现假设：TDC为查询链中每个设备的延迟时间，TA、TB、TC分别为设备 A、B、C 的服务程序所需的执行时间，TS、TR为保存现场和恢复现场所需时间。试问：在此环

19、境下，此系统在什么情况下达到中断饱和？即在确保请求服务的三个设备都不会丢失信息的条件下 ，允许出现中断的极限频率有多高 ？注意，“中断允许”机构在确认一个新中断之前 ，先要让即将被中断的程序的一条指令执行完毕。7、已知 x = - 0.01111，y = +0.11001，求 x 补， -x 补， y 补， -y 补，x + y = ？ ，x y = ？,专业.专注.word 格式,8.某计算机字长 16 位，主存容量为 64K 字，采用单字长单地址指令，共有 64 条指令，试采用四种寻址方式（立即、直接、基值、相对）设计指令格式。9 假设某计算机的运算器框图如图所示，其中 ALU 为 16

20、位的加法器（高电平工作），SA、SB为 16 位锁存器，4 个通用寄存器由 D 触发器组成，O 端输出，其读写控制如下表所示：读控制R0RA0RA1111100011x0101x选择R0R1R2R3不读出写控制WWA0110001R0R1WA1选择,专业.专注.word 格式,11011x01xR2R3不写入要求：（1）设计微指令格式。（2）画出 ADD，SUB 两条微指令程序流程图。10.画出单机系统中采用的三种总线结构。,专业.专注.word 格式,11 集中式仲裁有几种方式？画出独立请求方式的逻辑图，说明其工作原理.12 刷存的主要性能指标是它的带宽。实际工作时显示适配器的几个功能部分要

21、争用刷存的带宽。假定总带宽的 50%用于刷新屏幕，保留 50%带宽用于其他非刷新功能。（1） 若显示工作方式采用分辨率为 1024768，颜色深度为 3B，帧频（刷新速率）为 72HZ，计算总带宽。（2） 为达到这样高的刷存带宽，应采取何种技术措施？1313 已知某已知某 8 8 位机的主存采用半导体存贮器位机的主存采用半导体存贮器，地址码为地址码为 1818 位位，若使用若使用 4K4K 4 4 位位 RAMRAM 芯芯片组成该机所允许的最大主存空间片组成该机所允许的最大主存空间，并选用模块条的形式并选用模块条的形式，问问：（1 1）（2 2）（3 3）1.证明：当 1 x0 时，即x为正小

22、数，则 1 x 补=x0因为正数的补码等于正数本身，所以1 x 0. x1 x2xn0 ， X0 = 0当 1 x - 1 时，即x为负小数，根据补码定义有：2 x 补= 2 +x 1 （mod2）若每个模块为若每个模块为 32K32K 8 8 位位，共需几个模块共需几个模块？每个模块内共有多少片每个模块内共有多少片RAMRAM 芯片芯片？主存共需多少主存共需多少 RAMRAM 芯片芯片？CPUCPU 如何选择各模块如何选择各模块？,专业.专注.word 格式,即 2 x 0. x1 x2xn 1 ，xn= 1所以正数： 符号位x0 = 0负数： 符号位x0 = 1若1 x0 ，x0 = 0，

23、则 x 补= 2x0+x =x若- 1 x x0 x0 = 1，- 1 x -1/2 成立。A、x1 必须为 1，x2x3x4 至少有一个为 1B、x1 必须为 1，x2x3x4 任意C、x1 必须为 0，x2x3x4 至少有一个为 1D、x1 必须为 0，x2x3x4 任意6、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是。A、11001011B、11010110C、11000001D、110010017、在 CPU 中，跟踪后继指令地址的寄存器是。A、指令寄存器B、程序计数器C、地址寄存器D、状态条件寄存器8、EPROM 是指。A、读写存储器B、只读存储器C、可编程的只

24、读存储器D、光擦除可编程的只读存储器9、堆栈寻址方式中，设 A 为累加器，SP 为堆栈指示器，MSP 为 SP 指示的栈顶单元。如果进栈操作的动作顺序是 （A）MSP，(SP) 1SP。那么出栈操作的动作顺序应为。A、(MSP)A，(SP)+1SP B、(MSP)A，（SP）1SPC、(SP1)SP，(MSP)A D、 (SP)+1SP，(MSP)A10、下面尾数（1 位符号位）的表示中，不是规格化的尾数的是。A、010011101（原码）B、110011110（原码）C、010111111 （补码）D、110111001（补码）11、在主存和 CPU 之间增加 cache 存储器的目的是。A

25、、增加内存容量 B、提高内存可靠性,专业.专注.word 格式,C、解决 CPU 和主存之间的速度匹配问题D、增加内存容量，同时加快存取速度12、CPU 主要包括。A、控制器B、控制器、 运算器、cacheC、运算器和主存D、控制器、ALU 和主存13、设变址寄存器为 X，形式地址为 D，（X）表示寄存器 X 的内容，变址寻址方式的有效地址为。A、EA=(X)+DB、EA=(X)+(D)C、EA=(X)+D)D、EA=(X)+(D)14、信息只用一条传输线 ，且采用脉冲传输的方式称为。A、串行传输B、并行传输C、并串行传输D、分时传输15、下述 I/O 控制方式中，主要由程序实现的是。A、PP

26、U(外围处理机)方式B、中断方式C、DMA 方式D、通道方式16、系统总线中地址线的功能是。A、用于选择主存单元地址B、用于选择进行信息传输的设备C、用于选择外存地址D、用于指定主存和 I/O 设备接口电路的地址17、CRT 的分辨率额为 10241024，颜色深度为 8 位，则刷新存储器的存储容量是。A、2MBB、1MBC、8MBD、1024B18、设寄存器位数为8位，机器数采用补码形式（含一位符号位）。对应于十进制数-27，寄存器内为。A、27HB、9BHC、E5HD、5AH19、根据国标规定，每个汉字在计算机内占用存储。A、一个字节B、二个字节 C、三个字节D、四个字节20、某一 SRA

27、M 芯片，其容量为 5128 位，考虑电源端和接地端，该芯片引出线的最小数目应为。A、23B、25C、50D、19,专业.专注.word 格式,二、填空题：（每空 1 分，共 20 分）1、设 X= 0.1011，则X补为。2、汉字的、是计算机用于汉字输入、内部处理、输出三种不同用途的编码。3、数控机床是计算机在方面的应用，邮局把信件自动分拣是在计算机方面的应用。4、计算机软件一般分为和两大类。5、RISC 的中文含义是；CISC 的中文含义是。6、对动态存储器的刷新有两种方式，它们是和。7、机器字长16位，表示浮点数时，阶码6位（阶符1位），尾数10位（数符 1 位），则浮点补码表示时，最大

28、浮点数是，绝对值最小的非 0 的正数是。8、在存储系统的 Cache 与主存层次结构中，常会发生数据替换问题，此时我们较常使用的替换算法有和等。9、一条指令实际上包括两种信息即和。10、按照总线仲裁电路的位置不同，可分为仲裁和仲裁。三、简答题：（每题 5 分，共 15 分）1、CPU 中有哪些主要寄存器？简述这些寄存器的功能。2、RISC 机器具有什么优点，试简单论述。3、计算机存储系统分那几个层次？每一层次主要采用什么存储介质？其存储容量和存取速度的相对值如何变化？四、综合题：（共 45 分）1、求十进制数123 的原码表示，反码表示，补码表示和移码表示（用 8位二进制表示，并设最高位为符号

29、位，真值为 7 位）。（本题 8 分）2、基址寄存器的内容为 3000H，变址寄存器的内容为 02B0H，指令的地址码为 002BH，程序计数 器（存放当前正在执行的指令的地址）的内容为4500H，且存储器内存放的内容如下：地址内容002BH3500H,专业.专注.word 格式,302BH3500H32B0H5600H32DBH2800H3500H 2600H452BH2500H（1）、若采用基址寻址方式，则取出的操作数是什么？（2）、若采用变址寻址（考虑基址）方式，取出的操作数是什么？（3）、若采用立即寻址方式，取出的操作数是什么？（4）、若采用存储器间接寻址 （不考虑基址 ）方式，取出的

30、操作数是什么？（5）、若相对寻址用于转移指令，则转移地址是多少？（本题 10 分）3、现有 SRAM 芯片容量为 2K4 位，试用此芯片组成 8K8 位的存储器，（1）、共需要多少这样的芯片 ？（2）、要访问此存储器至少需要多少条地址线？其中片内寻址需几条？（本题 6 分）4、某双面磁盘，每面有 220 道，已知磁盘转速 r = 3000 转/分。数据传输率为 175000B/s。求磁盘总容量。（本题 6 分）5、设浮点数 x=20110.101100，y=2010 (0.011010)（1）、计算 x+y；（阶码与尾数均用补码运算）。（2）、计算 xy；（阶码用补码运算，尾数用原码一位乘）。

31、（本题 15分）,专业.专注.word 格式,A A 答案答案一、填空题（每空 1 分，共 15 分）1、分开计算，相乘两数符号位的异或值 。2、移，补3、水平，垂直4、匹配 CPU 和主存之间的速度5、超大规模集成电路，精简指令系统计算机，直接存储器存取（访问），动态随机读写存储器。6、地址总线，数据总线，读写控制线7、存储器二、单项选择题（每题 2 分，共 40 分）1、b2、c3、c4、a5、d6、b7、b8、c9、d10、c11、b12、b13、d14、c15、a16、d17、d18、c19、a20、d三、简答题（每题 5 分，共 10 分）1、映像方式有直接映像，全相联映像，组相联映

32、像三种。直接映像是每个主存块只能放到一个唯一对应的Cache块中，实现简单但Cache利用率低；全相联映像是每个主存块可以放到任何一个Cache块中，最灵活但实现的成本代价最大；组相联映像时每个主存块唯一对应一个cache组，但可放到组内任何一个块中，是前两种方式的折中。2、DRAM 存储器采用电容存放信息，由于电容漏电，保存信息经过一段时间会丢失，故用刷新保证信息不丢失。常用的刷新方法有集中式刷新和分布式刷新。四、综合题（共 35 分）1、（本题 7 分）（1）、操作控制字段 18 位，判别测试字段 3 位，控存容量是 12828；,专业.专注.word 格式,（2）、共 16 条指令，需

33、112 条微指令，控存合适，能满足需要。2、（本题共 12 分）（1）、X 和 Y 的表示为：X阶码：1111尾数： 01011Y阶码：0010尾数：10101（2）、对阶：ExEy=11.101保留 Ey，X 尾数右移 3 位。、尾数加：得：11.0110011、规格化：已经是、舍入：尾数：11.0110、判溢出：无溢出，故结果为：阶码 0010尾数 10110值：0.1010223、（本题共 16 分）（1）共需 32 个芯片，刷新信号周期约为 15.6s，刷新行地址 7 位；（2）主存字块标记 6 位，组地址 7 位，块内地址 3 位。地址3280H 在 Cache 的 50H 组内。（

34、3）连接情况大致如图：B B一、单项选择题：（每题 1 分，共 20 分）1、D 2、A 3、D 4、B 5、A 6、D 7、B 8、D9、D 10、D11、C12、B13、A14、A 15、B16、D17、C18、C19、B20、D二、填空题：（每空 1 分，共 20 分）1、101012、输入码，机内码，字形码3、自动控制，人工智能4、系统软件，应用软件5、精简指令系统计算机，复杂指令系统计算机,专业.专注.word 格式,6、集中式刷新，分布式刷新7、（129）231、241、8、先进先出算法（FIFO），近期最少使用算法（LRU），9、操作码，地址码10、集中式， 分布式三、简答题：（

35、每题 5 分，共 15 分）1、CPU 有以下寄存器：指令寄存器（IR）：用来保存当前正在执行的一条指令。程序计数器 （PC）：用来确定下一条指令的地址 。地址寄存器（AR）：用来保存当前 CPU 所访问的内存单元的地址。缓冲寄存器（DR）：作为 CPU 和内存、外部设备之间信息传送的中转站。补偿 CPU 和内存、外围设备之间在操作速度上的差别。在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器 。通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。状态条件寄存器（PSW）：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。

36、除此之外，还保存中断和系统工作状态等信息，以便使 CPU 和系统能及时了解机器运行状态和程序运行状态。2、RISC 是精简指令系统计算机，它有以下特点：选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。指令长度固定，指令格式种类少，寻址方式种类少。只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。大部分指令在一个机器周期内完成 。CPU 中通用寄存器数量相当多。以硬布线控制为主，不用或少用微指令码控制。一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间。3、分为高速 Cache主存辅存三级层次结构，容量从小到大，速度从高到低。存储介质：CacheSRAM主存DR

37、AM辅存磁表面存储器四、综合题：（共 45 分）1、（本题 8 分）原码：11111011反码： 10000100补码： 10000101移码：00000101,专业.专注.word 格式,2、（本题 10 分）（ 1 ） 、 3500H（ 2 ） 、 2800H（ 3 ） 、 002BH（ 4 ） 、2600H（5）、452BH3、（本题 6 分）（1）、8 片（2）、13 条， 11 条，4、（本题 6 分）解：因为Dr = rNr = 3000 转/分 = 50 转/秒所以N = Dr/r = （175000B/s） / （50/s）= 3500B磁盘总容量 = 3500B2202 = 1540000B=1.54MB5、（本题 15 分）(1) 阶码： 11010尾数：11000000（均为补码）(2) 阶码： 11010（补码） 尾数： 11100100（原码）（略）,专业.专注.计算过程