数电2012期末模拟压轴题.doc

《数电2012期末模拟压轴题.doc》由会员分享，可在线阅读，更多相关《数电2012期末模拟压轴题.doc（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流数电2012期末模拟压轴题.精品文档.数电2012期末模拟压轴题一、 填空题（每空1分，共20分）1. 数字信号的特点是在 时间 上和 幅值 上都是断续变化的，其高电平和低电平常用1和0来表示。2. 逻辑代数的三个重要规则是 代入规则、对偶规则、反演规则。3. 为了实现高的频率稳定度，常采用石英晶体振荡器；单稳态触发器受到外触发时进入暂稳态。4.同步RS触发器中R、S为高电平电平有效，基本R、S触发器中R、S为低电平电平有效。5. 在进行A/D转换时，常按下面四个步骤进行:采样、保持、量化、编码。6. 逻辑函数L = + A+ B+ C +D

2、 = 1 。7. 三态门输出的三种状态分别为：高电平、低电平和高阻态。8. 主从型JK触发器的特性方程 = 。9. 用4个触发器可以存储 四 位二进制数。10. 存储容量为4K8位的RAM存储器，其地址线为 12 条、数据线为 8 条。 11. 逻辑函数有四种表示方法，它们分别是真值表 、逻辑图式 、 逻辑表达 和波形图 。12.由555定时器构成的三种电路中，施密特触发器、单稳态触发器是脉冲的整形电路。13. 将2004个“1”异或起来得到的结果是 0 。14. TTL器件输入脚悬空相当于输入 高 电平。15. 采用四位比较器对两个四位数比较时，先比较 最高 位。16. 触发器按动作特点可分

3、为基本型、同步型 、主从型 、和边沿型。17. 如果要把一宽脉冲变换为窄脉冲应采用 积分型单稳态 触发器。18. 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是 TTL 电路和 CMOS 电路。19. 施密特触发器有 2 个稳定状态.，多谐振荡器有 0 个稳定状态。20. 数字系统按组成方式可分为 功能扩展电路、功能综合电路 两种。21. 两二进制数相加时，不考虑低位的进位信号是 半 加器。22. 不仅考虑两个_本位_相加，而且还考虑来自_低位进位_相加的运算电路，称为全加器。23. 时序逻辑电路的输出不仅和_该时刻输入变量的取值_有关，而且还与 该时刻电路所处的状态有关。24.

4、计数器按CP脉冲的输入方式可分为_同步计数器_和_异步计数器_。25.触发器根据逻辑功能的不同，可分为_RS触发器 ，T触发器 ，JK触发器 ，T触发器，D触发器 等。26. 一个 JK 触发器有 2 个稳态，它可存储 1 位二进制数。27.若将一个正弦波电压信号转换成同一频率的矩形波，应采用 多谐振荡器 电路。28.把JK触发器改成T触发器的方法是 J=K=T 。29.N个触发器组成的计数器最多可以组成 2n 进制的计数器。30.TTL与非门多余的输入端应接高电平或悬空。31.TTL集成JK触发器正常工作时，其和端应接 高 电平。32.已知某函数，该函数的反函数= 33. 典型的TTL与非门

5、电路使用的电路为电源电压为 5 V，其输出高电平为 3.6 V，输出低电平为 0.35 V， CMOS电路的电源电压为 318 V 。34.74LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为 10111111 。35. 两片中规模集成电路10进制计数器串联后，最大计数容量为 100 位。36.下图所示电路中， Y1（ AB ）；Y2 （ A B + A B ）；Y3 （ A B ）。（下划线为非）ABY1Y2Y337. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1

6、.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。A、 通过大电阻接地（1.5K） B、悬空 C、通过小电阻接地（1K）B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器

7、6下列几种A/D转换器中，转换速度最快的是（A ）。 A、 并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器B、 D、双积分A/D转换器 7某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8要将方波脉冲的周期扩展10倍，可采用（C ）。 A、 10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、 D、10位D/A转换器 9、已知逻辑函数 与其相等的函数为（ D）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（ C）个数据信号输出。

8、A、4 B、6 C、8 D、16 11、有八个触发器的二进制计数器，它们最多有（ C ）种计数状态。A、8； B、16； C、256； D、6412、下列触发器中上升沿触发的是（ D ）。 A、主从RS触发器；B、JK触发器；C、T触发器；D、D触发器13、下式中与非门表达式为（ D ），或门表达式为（ C ）。 A、Y=A+B；B、Y=AB；C、Y=；D、Y=14、十二进制加法计数器需要（ ）个触发器构成。A、8； B、16； C、4； D、315、逻辑电路如右图，函数式为（ A ）。 A、F=+； B、F=+C； C、F=； D、F=A+16、逻辑函数F=AB+BC的最小项表达式为（ ）

9、A、F=m2+m3+m6 B、F=m2+m3+m7 C、F=m3+m6+m7 D、F=m3+m4+m717、74LS138译码器有（ A ），74LS148编码器有（ ） A、三个输入端，三个输出端； B、八个输入端，八个输出端； C、三个输入端，八个输出端； D、八个输入端，三个输出端。18、单稳态触发器的输出状态有（A ） A、一个稳态、一个暂态 B、两个稳态 C、只有一个稳态 D、没有稳态19.函数F(A,B,C)=AB+BC+AC的最小项表达式为( A ) 。AF(A,B,C)=m（0，2，4） B. (A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4） D.

10、F(A,B,C)=m（2，4，6，7）208线3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其输出的值是（ C ）。A111 B. 010 C. 000 D. 10121十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A16 B.2 C.4 D.822. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ A ）。 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-1101-1110-1111 D. 1011-1010-

11、1001-1000-011123已知74LS138译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 Y0是( C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 1111111124. 一只四输入端或非门，使其输出为1的输入变量取值组合有( A )种。A15B8 C7D125. 随机存取存储器具有( A )功能。A.读/写 B.无读/写 C.只读 D.只写26N个触发器可以构成最大计数长度（进制数）为( D )的计数器。000001010011100101110111 A.N B.2N C.N2 D.

12、2N27某计数器的状态转换图如下，其计数的容量为( B )A 八 B. 五 C. 四 D. 三28已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为( C )。ABQn+1说明00Qn保持010置0101置111Qn翻转A Qn+1 A B. C. D. Qn+1 B29 有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为（ A ）。A 8.125V B.4V C. 6.25V D.9.375V30函数F=AB+BC，使F=1的输入ABC组合为( D )AABC=000BABC=010 CABC=101DABC=11031已知某电路的真值表如下，该电路的逻辑表达式为( C )。A B. C DABCYABCY0000100000111011010011010111111132四个触发器组成的环行计数器最多有( D )个有效状态。 A.4 B. 6 C. 8 D. 1633. A