格雷码、二进制转换及译码电路.doc





《格雷码、二进制转换及译码电路.doc》由会员分享,可在线阅读,更多相关《格雷码、二进制转换及译码电路.doc(4页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、【精品文档】如有侵权,请联系网站删除,仅供学习与交流格雷码、二进制转换及译码电路.精品文档.EDA技术与应用实验报告实验名称:格雷码、二进制转换及译码电路姓 名:陈丹学 号:100401202班 级:电信(2)班时 间:2012.11.27南京理工大学紫金学院电光系一、实验目的 1)学习用VHDL代码描述组合逻辑电路的方法。 2) 掌握when.else.,generate和case并行语句的使用。二、实验原理1)学习VHDL的when.else.,generate和case并行语句。2)利用when.else.并行语句描述4位二进制码/格雷码转换电路。3)利用generate并行语句描述n位
2、格雷码/二进制码转换电路。4)利用case并行语句实现译码电路。5)利用实验箱验证所设计的电路的正确性,要求将输入输出的数据用数码管显示。三、实验内容1、 二进制转换为格雷码 4位二进制格雷码转换的真值表如图所示:1.1建立工程,输入代码 先建立工程,工程命名为“btog”,顶层文件名为“btog”。 选择“filenew”,在弹出的窗口中选择“VHDL File”建立“VHDL”文件。 在新建的VHDL文件中输入二进制格雷码转换的VHDL代码,将文件保存。 二进制转换为格雷码的代码:1.2 编译仿真对当前文件进行编译,编译通过以后建立仿真波形,保存为“b_to_g.vwf”.为波形文件添加节
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 格雷码 二进制 转换 译码 电路

限制150内