eda实验7段数码显示译码器.doc





《eda实验7段数码显示译码器.doc》由会员分享,可在线阅读,更多相关《eda实验7段数码显示译码器.doc(30页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、Four short words sum up what has lifted most successful individuals above the crowd: a little bit more.-author-dateeda实验7段数码显示译码器EDA技术实用教程实验报告7段数码显示译码器设计宁夏大学 物理电气信息学院 2010级通信工程专业 马福蕊 2012/12/16【摘要】7段数码管是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能做十进制BCD译码,然而数字系统中的处理和运算都是二进制,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就
2、是利用译码程序在FPGA/CPLD中来实现。本实验中的7段译码管输出信号LED7S的7位分别接数码管的7个段,高位在左,低位在右。【关键字】七段显示译码器;VHDL语言;Quartus软件一、相关介绍1、VHAL语言的简介VHDL 的英文全名是 Very-High-Speed Integrated Circuit Hardware Description Language,诞生于 1982 年。1987 年底,VHDL被 IEEE 和美国国防部确认为标准硬件描述语言。 VHDL主要用于描述数字系统的结构,行为,功能和接口。除了含有许多具有硬件特征的语句外,VHDL的语言形式和描述风格与句法是十
3、分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计,或称设计实体(可以是一个元件,一个电路模块或一个系统)分成外部(或称可视部分,及端口)和内部(或称不可视部分),既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后,一旦其内部开发完成后,其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。VHDL语言用于数字系统设计的主要优点是:允许用软件描述系统的硬件结构,即描述系统怎样分解为子系统和子系统间怎样互连;允许使用类似常用编程语言形式的系统功能指标;允许对系统设计在制造前以低廉的花费进行性能模拟验证;允许设计的详细结构
4、从更抽象的性能指标出发沿自顶向下的路线分层次地进行综合;允许设计重用和在可编程ASIC器件上生成设计芯片。2、Quartus II的简介Quartus II提供了完全集成且与电路结构无关的开发包环境,具有数字逻辑设计的全部特性,包括:可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述,并将其保存为设计实体文件; 芯片(电路)平面布局连线编辑; LogicLock增量设计方法,用户可建立并优化系统,然后添加对原始系统的性能影响较小或无影响的后续模块;功能强大的逻辑综合工具;完备的电路功能仿真与时序逻辑仿真工具;定时/时序分析与关键路径延时分析;可使用SignalTap
5、II逻辑分析工具进行嵌入式的逻辑分析;支持软件源文件的添加和创建,并将它们链接起来生成编程文件;使用组合编译方式可一次完成整体设计流程;自动定位编译错误;高效的期间编程与验证工具;可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件;能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。二、课程设计 1、熟悉Quartus软件应用环境,了解实验流程。 2、编写简单的VHDL代码,并在Quartus中进行调试和验证,并在EDA6000中下载代码和验证。3、学习7段数码显示译码器的设计。三、设计实现仪器及环境QUARTUS II 软件、 EDA6000等相关软件和
6、试验仪连接线和ByteBlasterMV连接线。四、设计步骤及结果1、创建文件夹并编辑设计文件在D盘中创建文件夹取名ex4。打开Quartus,选择菜单File中New。在New窗口中的Device Design File中选择语言类型VHDL File。在该编译窗口中键入本实验程序。将其保存在D盘的ex4文件夹里。文件名与实体名一致,类型为vhd。程序如下 LIBRARY IEEE ; -库使用说明 USE IEEE.STD_LOGIC_1164.ALL ; -开始改程序包所有项目 ENTITY DecL7S IS -定义实体 PORT ( A : IN STD_LOGIC_VECTOR(3
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- eda 实验 数码 显示 译码器

限制150内