最新半导体存储器PPT课件.ppt

《最新半导体存储器PPT课件.ppt》由会员分享，可在线阅读，更多相关《最新半导体存储器PPT课件.ppt（56页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第6 6章章 半导体存储器半导体存储器6.1 内存和外存内存：是内部存储器的简称，又称主存。内存直接与CPU相联接，是计算机的组成部分。外存：即外部存储器，也称辅存。外存不直接与CPU相联接，而是通过I/O接口与CPU联接，其主要特点是大容量。第第6 6章章 半导体存储器半导体存储器第第6 6章章 半导体存储器半导体存储器第第6 6章章 半导体存储器半导体存储器第第6 6章章 半导体存储器半导体存储器第第6 6章章 半导体存储器半导体存储器第第6 6章章 半导体存储器半导体存储器第第6 6章章 半导体存储器半导体存储器6.3.2 典型SRAM芯片 1. IDT6116 2K8bit的CMOS

2、工艺的静态RAM. (1)最大存取时间：早期的6116速度较低，近几年的产品性能有所提高。例如IDT6116SA15/20/25/35/45的读、写时间分别为15、20、25、35、45ns。 (2)功耗： 操作时ICC为80-150mA 全待用模式（Full standby power mode）时ICC为2mA第第6 6章章 半导体存储器半导体存储器第第6 6章章 半导体存储器半导体存储器2HM62256 32K*8bit的静态RAM； 0.8um工艺CMOS工艺； 高速、低功耗。最大存取速度分45、55、70、85ns等几档； 单一的5V电源，备用状态功耗1uW，操作时25mW； 全静态

3、，无需时钟或选通信号； 双向I/O端口，三态输出，与TTL兼容。 第第6 6章章 半导体存储器半导体存储器第第6 6章章 半导体存储器半导体存储器与其同一系列的还有: 6264容量为8K8bit 62128容量为16K8bit 62512容量为64K8bit 621400容量为4M1bit 628511容量为512k8bit 6216255容量为256K16bit 它们的控制信号基本相同。 第第6 6章章 半导体存储器半导体存储器6.3.3 典型DRAM芯片 DRAM由于集成度高、功耗低、价格低，得到广泛的应用。DRAM的发展很快，单片容量越来越大。第第6 6章章 半导体存储器半导体存储器DR

4、AM容量（bits）结构216464K64K121256256K256K121464256K64K44210001M1M14242561M2564441004M4M1444004M1M4441604M2561641680016M8M241640016M4M441616016M1M16第第6 6章章 半导体存储器半导体存储器1. 2164 (64K1bit) INTEL公司的早期产品，当时IBM 公司的PC机使用该芯片作为其内存。第第6 6章章 半导体存储器半导体存储器主要特征：存取时间150-200ns操作时的功耗275mW，备用时7.5mW5V单一电源每次同时刷新512个存储单元（5121b

5、it）,刷新128次可将全部单元刷新一遍。刷新周期2ms引脚： 地址线 A0-A7 数据线 DIN、DOUT 控制线 /WE=0，写操作；/WE=1，读操作） /RAS(行地址选通) /CAS(列地址选通) 电源、地第第6 6章章 半导体存储器半导体存储器读/写操作： 先由/RAS信号将地址线输入的8位行地址（例如A0-A7）锁存到内部行地址寄存器，再由/CAS信号将地址线输入的8位列地址（例如A8-A15）锁存到内部列地址寄存器，选中一个存储单元，由/WE决定读或写操作。 由于动态存储器读出时须预充电，因此每次读写操作均可进行一次刷新，刷新四个矩阵中的1284 bit=512 bit 。 第

6、第6 6章章 半导体存储器半导体存储器刷新操作： 当芯片的/RAS为低，行地址由A0-A6送入，这时动态存储器对四个矩阵中的1284 bit同时刷新。 例：IBM PC计算机中，定时器8253的1号通道每15us向4号DMA控制器请求，由该控制器送出刷新地址，进行一次刷新操作。完成全部的刷新操作的时间为12815us。 第第6 6章章 半导体存储器半导体存储器2414256 （5125124 ）第第6 6章章 半导体存储器半导体存储器6.4 只读存储器 典型芯片典型芯片: :NMOS工艺：2716、2732等 HMOS工艺：2764、27128、27256、27512等 CMOS工艺：27C1

7、28、27C256、27C512等第第6 6章章 半导体存储器半导体存储器6.4.1 EPROM 2764内部结构第第6 6章章 半导体存储器半导体存储器2764的工作模式/CE/OE/PGMA9VPPVCCO0-O7读LLHXVCCVCC数据输出输出禁止LHHXVCCVCC高阻备用模式HXXXVCCVCC高阻编程禁止HXXXVPPVCC高阻编程模式LHLXVPPVCC数据输入INTEL编程LHLXVPPVCC数据输入校验LLHXVPPVCC数据输出INTEL标识符LLHVIDVCCVCC标识符输出27系列的其它芯片如27128、27256、27512等，见P241第第6 6章章 半导体存储器

8、半导体存储器6.4.2 E2PROM 1.典型E2PROM芯片AT28C64 引脚图：第第6 6章章 半导体存储器半导体存储器28C64的读操作：RDY/(/BUSY)：准备好/忙/CE、/OE、/WE、A0-A12、I/O0-I/O7、VCC、GND、NC字节写： 28C64的读操作类似于SRAM，完成字节写所需要的时间小于1ms，快速的AT28C64E系列，完成字节写所需要的时间小于200us。写操作分成擦除和写入两个步骤，它们是芯片内部自动实现的。第第6 6章章 半导体存储器半导体存储器数据轮询(DATA POLLING): 28C64在写周期中提供完成写操作的数据检测功能。在写周期中，

9、不断地读数据，读出的数据的I/O7总是相反的，直到写操作完成，读出的数据就正确了。因此可以采用反复检测写入数据的方法判断写操作是否完成。全片清除(CHIP CLEAR): 将存储器内的全部存储单元中的每一位置为“1”就是全片清除操作。方法是使/CE为低、/OE为12V，在/WE端加上10ms低脉冲。 第第6 6章章 半导体存储器半导体存储器6.4.3 Flash Memory典型闪速存储器芯片TMS29F040： 512K*8bit； 8个独立区段，每区段64K字节； 可编程/擦除10万次； 片内的状态机控制编程与擦除； 第第6 6章章 半导体存储器半导体存储器内部结构图内部结构图第第6 6章

10、章 半导体存储器半导体存储器引脚图第第6 6章章 半导体存储器半导体存储器1. 引脚说明：A0-A18：地址输入，其中A18、A17、A16选择区段。DQ0-DQ7：输入（编程）/输出/E：芯片使能/G：输出使能/W：写使能VCC：5V电源VSS：地第第6 6章章 半导体存储器半导体存储器2.操作命令 通过使用标准的微处理器写操作时序把JEDEC标准命令写入命令寄存器，以选择器件的工作方式。 在初始上电操作时，器件缺省方式为读方式。 第第6 6章章 半导体存储器半导体存储器第第6 6章章 半导体存储器半导体存储器1）读/复位命令 把表中两种读/复位命令序列的任何一个写入命令寄存器，可以激活读或

11、复位方式。芯片保持在此方式直至其它有效命令序列之一输入到命令寄存器为止。 在读方式下，存储器内的数据可用标准的微处理器读周期时序读出，与普通的ROM一样。 第第6 6章章 半导体存储器半导体存储器2 2）字节编程命令）字节编程命令 字节编程是由四个总线写周期构成的命令序列。前三个总线周期把器件置于编程建立状态。第四个总线周期把要编程的单元地址和数据装入器件。 嵌入式字节编程（embedded byte-programming）功能自动提供编程所需的电压和时序并校验单元界限。 字节编程操作需要较长的时间，字节编程操作周期最小值为16us。在编程操作期间内写入的任何其它命令均被忽略。第第6 6章章

12、 半导体存储器半导体存储器3）芯片擦除命令 芯片擦除是六总线周期的命令序列。前三个总线周期把器件置为擦除建立状态。接着的两个总线周期开启擦除方式。第六个总线周期装载芯片擦除命令。 芯片擦除操作周期时间典型值为14s，最大120s。 第第6 6章章 半导体存储器半导体存储器4）区段擦除命令 区段擦除是六总线周期的命令序列。 前三个总线周期把器件置为擦除建立状态。接着的两个总线周期开启擦除方式。 第六个总线周期装载区段擦除命令以及要擦除的区段地址，区段地址仅与A18A17A16有关，与A15-A0无关。 区段擦除操作周期时间典型值为2s，最大30s。第第6 6章章 半导体存储器半导体存储器3.操作

13、状态查询 1）数据轮询位DQ7： 在字节编程操作期间保持地址不变，从同一单元读出的最高位是被编程的数据DQ7的反(/DQ7)。当字节编程操作完成后，从该单元读出的最高位是被编程的DQ7数据本身。 因此，可数据位从变为DQ7指示了字节编程操作操作的结束 。 同样，可根据DQ7从0变为1来判断擦除操作的结束。 第第6 6章章 半导体存储器半导体存储器2）跳转位DQ6： 在进行编程或擦除操作期间，跳转位DQ6在1和0之间跳转。当对同一地址两次连续的读，发现跳转位DQ6停止跳转时，表示操作完成。第第6 6章章 半导体存储器半导体存储器6.5 存储器与系统的联接 存储器与系统之间的连接主要包括：数据线的

14、连接，地址线的连接及控制信号的连接。控制信号一般包括读、写、片选等信号。 第第6 6章章 半导体存储器半导体存储器 【例题6.1】 某8088系统（最大组态）的存储器系统如图所示，图中8088CPU芯片上的地址、数据信号线经锁存、驱动后成为地址总线A19A0、数据总线D7D0。U0、U1是两片EPROM，型号为27128。U2、U3是两片RAM，型号为62256。两片译码器74HC138担任片选译码。 1存储器系统设计举例第第6 6章章 半导体存储器半导体存储器第第6 6章章 半导体存储器半导体存储器 分析分析数据线的连接、地址线的连接、控制信号的连接数据线的连接、地址线的连接、控制信号的连接

15、 分析分析U0、U1、U2、U3的地址范围的地址范围第第6 6章章 半导体存储器半导体存储器【例题6.2】试在8088系统（最小组态）中设计256KBRAM、32KEEPROM。RAM区的首地址为40000H，EEPROM区的首地址为F8000H。MIO/分析： RAM选62512，容量为64KB，共需4片，片内的地址线为A15A0。EEPROM选用28C256，容量为32KB，只需一片。 为低时选中存储器。 RAM区的首地址为40000H，高4位地址线即片外的地址线A19A16=0100。 EEPROM的片选信号在A19A15=11111时被选中。第第6 6章章 半导体存储器半导体存储器第第

16、6 6章章 半导体存储器半导体存储器第第6 6章章 半导体存储器半导体存储器2片选信号的产生 有三种片选控制的方法：全译码：片选信号由地址线中所有不在存储器上的地址线译码产生，这种方法存储器芯片中的每一个单元的地址将是唯一的。 部分译码：片选信号不是由地址线中所有不在存储器上的地址线译码产生，而是有部分高位地址线被送入译码电路产生片选信号。 线选：以不在存储器上的高位地址线直接作为存储器芯片的片选信号。使用线选法的好处是译码电路简单，但线选不仅导致一个存储单元有多个地址，还有可能一个地址同时选中多个单元，这会引起数据总线的冲突。 第第6 6章章 半导体存储器半导体存储器6.5.2 16位微机系

17、统中存储器与系统的联接 116位存储 标准的16位存储体，每个存储单元为16位，数据总线16位，每次存储器操作都是16位。 第第6 6章章 半导体存储器半导体存储器28位存储体 这种16位微机的数据总线为16位，但存储器体系是8位存储体，即每个地址确定的存储单元为8位，存储器操作可能是8位的也可能是16位的。8086系统就是这样的结构，下面以8086系统为例介绍其原理。 第第6 6章章 半导体存储器半导体存储器(1) 奇体、偶体 8086CPU有20位地址线，可直接寻址1M字节的存储器地址空间。当把存储器看作字节序列时，每个字节单元地址相连，即每个地址对应一个存储单元，每个存储单元为一个字节。

18、当把存储器看作字序列时，每个字单元地址不相连，每个字包括地址相连的两个字节。而8086CPU的数据总线是16位的，需要设计一种合理的存储体结构，既能适合做8位的存储器操作（字节访问），又能适合做16位的存储器操作（字访问）。第第6 6章章 半导体存储器半导体存储器 8086系统将1M地址空间分成两个512K地址空间，一半是偶数地址另一半是奇数地址，相应的存储体称为偶体和奇体。偶体和奇体的地址线都是19位。将数据总线的低8位D7D0与偶体相连，高8位D15D8与奇体相连。地址总线的A19A1与这两个存储体的19条地址线A18A0相连。用CPU的A0作偶体的选中信号， 作奇体的选中信号。 BHE第

19、第6 6章章 半导体存储器半导体存储器 8086系统的存储器分为奇存储体、偶存储体：第第6 6章章 半导体存储器半导体存储器（2）字节访问 8086CPU进行存储器访问有8位的也有16位的。当进行字节访问即8位的访问时，如果地址的A0=0，选中偶体中的某个单元，数据通过D7D0传送。如果地址的A0=1，则CPU的 =0，选中奇体中的某个单元，数据通过D15D8传送。BHE（3）字访问 当CPU进行16位的字访问时，设低字节的地址为n，则高字节的地址为n+1。若地址n为偶数，即A0=0，我们称为对准的字；若地址n为奇数，即A0=1，我们称为非对准的字。 第第6 6章章 半导体存储器半导体存储器

20、当CPU访问对准的字时，由A0=0选中偶体中的地址为n的单元，低字节数据通过D7D0传送；同时由 =0选中奇体中的地址为n+1的单元，高字节数据通过D15D8传送。这样，两个字节的数据在一个总线周期中同时进行读或写操作。 当CPU访问非对准的字时即地址n为奇数，要由两个总线周期完成一个字的读或写操作。第一个总线周期发出A0=1和 =0，访问奇体中的地址为n的单元，低字节数据通过D15D8传送；第二个总线周期发出A0=0和 =1，访问偶体中的地址为n+1的单元，高字节数据通过D7D0传送。BHEBHEBHE第第6 6章章 半导体存储器半导体存储器【例6.3】某8086系统（最大组态）的存储器系统如图所示：第第6 6章章 半导体存储器半导体存储器 RAM0和RAM1组成的存储器的地址范围为80000H8FFFFH，RAM0是偶存储体，RAM1是奇存储体。 ROM0和ROM1组成的存储器的地址范围为F0000HFFFFFH，ROM0是偶存储体，ROM1是奇存储体。56 结束语结束语