第6章习题解答.doc





《第6章习题解答.doc》由会员分享,可在线阅读,更多相关《第6章习题解答.doc(14页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、【精品文档】如有侵权,请联系网站删除,仅供学习与交流第6章习题解答.精品文档.习题66.1 已知由与非门构成的基本RS触发器的输入波形如图P6.1所示。画出基本RS触发器的和端波形。 解:与非门构成的基本RS触发器输入信号R和S直接改变触发器的状态,且它的特性方程是:且,则其波形如下:6.2 在图P6.2所示的输入波形下,由或非门构成的基本RS触发器会出现状态不定吗?如果有,请指出状态不定的区域。解:或非门构成的基本RS触发器输入信号R和S直接改变触发器的状态,且它的特性方程是:且,时,违反了互补关系.所以,如上图3对虚线之间部分就会出现不满足约束条件的情况。 6.3 同步RS触发器的逻辑符号
2、和输入波形如图P6.3所示。设初始状态Q0。画出和端的波形。 解:同步RS触发器的触发时刻时在CP的上升沿,其它的特性方程是:且,则其波形如下:6.4 由各种TTL逻辑门组成的电路如图P6.4所示,分析图中各电路是否具有触发器的功能 。&1=1=1=1=1(a)(b)(c)(d)图P6.41QQRQSRQSRQSRQSQQQQQQ解:图a):SRQQ00000100100011相同没有记忆功能,不能组成触发器。图b):SRQQ00相同011110111111没有记忆功能,不能组成触发器。图c):SRQQ00相同01相同10相同11保持有记忆功能,但不能置数,不能组成触发器。图c):SRQQ00
3、相同01相同10保持11相同有记忆功能,但不能置数,不能组成触发器。6.5 分析图P6.5电路的逻辑功能,对应于CP、A、B的波形,画出和端波形。&BACP&BACPBACP&BACP(a)(b)图P6.5CPAB11111111BAAABBBA解:根据CP、A、B的波形图画出、的波形图,再据、构成的与非门和或非门基本RS触发器画出波形如上:1)或非门基本RS触发器特性方程为:且。,当时,不满足约束条件。因此,不能组成同步触发器。2)组成同步触发器,触发器特性方程为:,约束条件是:。是置数端,是复位端,高电平有效。3) 或非门基本RS触发器特性方程为:且。 ,当时,基本触发器保持;当时,触发器
4、特性方程为,是置数端,是复位端,低电平有效。4) 与非门基本RS触发器特性方程为:且。 ,当时,不满足约束条件。因此,不能组成同步触发器。下面仅画出和的波形。6.6 已知JK触发器组成的电路及各输入端波形如图P6.6所示,画出Q端的电压波形,假设初态Q=0。解:1)由传输延时型边沿JK触发器的触发时刻是CP的下降沿,输入J、K时CP下降沿前瞬的逻辑值,即触发器状态的更新发生在CP脉冲的下降沿。2)又已知JK触发器的特性方程为及设触发器的初始状态为3)由此,可用A 、B的波形定出J 、K的波形即:且根据已知的波形画出Q的波形如下: 6.7 逻辑电路图及A,B,CP的波形如图P6.7所示,试画出Q
5、的波形(设Q的初始状态为0)。解:1)由传输延时型边沿JK触发器的触发时刻是CP的下降沿,输入J、K时CP下降沿前瞬的逻辑值,即触发器状态的更新发生在CP脉冲的下降沿。2)又已知JK触发器的特性方程为及设触发器的初始状态为3)由此,可用A 、B的波形定出J 、K的波形即:,且K悬空(输入1),根据已知的波形画出Q的波形如下:6.8 JK触发器的输入端波形如题图P6.8所示,试画出输出端的波形。解:1)由传输延时型边沿JK触发器的触发时刻是CP的下降沿,输入J、K时CP下降沿前瞬的逻辑值,即触发器状态的更新发生在CP脉冲的下降沿。2)又已知JK触发器的特性方程为。且知当异步置位信号,可将触发器置
6、为1,当异步复位信号,可将触发器置为0,且它们优于时钟信号。3)由此,根据已知的波形画出、的波形如下:6.9 电路如图P6.9(a)所示,若已知CP和J的波形如图P6.9 (b)所示,试画出Q端的波形图,设触发器的初始状态为Q=0。解:1)由传输延时型边沿JK触发器的触发时刻是CP的下降沿,输入J、K时CP下降沿前瞬的逻辑值,即触发器状态的更新发生在CP脉冲的下降沿2)又已知JK触发器的特性方程为及设触发器的初始状态为,当异步信号为0时,可将触发器置为0,且它们优于时钟信号。3)由此,根据已知的波形画出的波形如下:6.10 JK触发器组成的电路如图P6.10所示,试画出、和Y1、Y2的波形。设
7、触发器的初始状态为Q=0。解:1)由传输延时型边沿JK触发器的触发时刻是CP的下降沿,输入J、K时CP下降沿前瞬的逻辑值,即触发器状态的更新发生在CP脉冲的下降沿。2)又已知JK触发器的特性方程为及设触发器的初始状态为3)由此,由、定出J、K的输入信号:、,。据、,和已知的波形可画出的波形:6.11 逻辑电路如图P6.11所示,当A=0,B=1时,的正脉冲来到后D触发器()。(A) 具有计数功能 (B) 保持原状态 (C) 置“0” (D) 置“1”1DC1QQ=1A1BC1图P6.11解: 当所以即。因此,电路具有计数功能()。6.12 已知CMOS边沿D触发器输入端D和时钟信号CP的电压波
8、形图如图P6.12所示,试画出和端波形。触发器的初始状态为Q0。解:1)CMOS边沿触发器的动作特点及图6.12所示的D触发器的图形符号可得触发器状态更新发生在CP的上升沿。2)又已知D触发器的特性方程,及其初始状态为03)由此,在触发器各输入端CP和D的波形,可得的波形6.13 已知维持阻塞D触发器输入端CP、A、B的波形如图P6.13所示,画出输出端Q的波形(设触发器初态为0)。解:)又已知D触发器的特性方程,及其初始状态为0。)由此,由A、B的输入波形定出D的输入信号,根据已知的波形画出的波形如下:6.14 图P6.14所示各边沿D触发的初始状态都为0,试对应输入CP波形画出Q端的输出波
9、形。解:已知D触发器的特性方程,及其初始状态为0。的波形如下:6.15 电路如图P6.15所示,分析电路逻辑功能,画出状态转换图。 解:该图是由JK触发器和与非门构成的逻辑电路,其中将其代入JK触发器特性方程可求得。从而可得Y=X。该电路可以看做用JK触发器构成的D触发器,其状态转换图如下图所示 X=0X=001X=1X=16.16 用T触发器组成图P6.16所示电路。分析电路功能,写出电路的状态方程,并画出状态图。QQ1TC1&CPAB图P6.16解:该电路是有T触发器和与非门组成的逻辑电路,其中T触发器输入端并将其代入T触发器的逻辑功能表达式整理可得该电路状态方程为;由该电路的状态方程可知
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 习题 解答

限制150内