计算机组成原理试题集(含答案).doc

《计算机组成原理试题集(含答案).doc》由会员分享，可在线阅读，更多相关《计算机组成原理试题集(含答案).doc（65页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流计算机组成原理试题集(含答案).精品文档.计算机组成原理试题一一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。）1.若十进制数据为137.5则其八进制数为（B ）。A、89.8B、211.4C、211.5D、1011111.1012.若x补=0.1101010，则x原=（A ）。A、1.0010101 B、1.0010110 C、0.0010110 D、0.11010103.若采用双符号位，则发生正溢的特征是：双符号位为（ B）。A、00 B、01 C、10 D、114.原码乘法是（A ）。A、先取操

2、作数绝对值相乘，符号位单独处理B、用原码表示操作数，然后直接相乘C、被乘数用原码表示，乘数取绝对值，然后相乘D、乘数用原码表示，被乘数取绝对值，然后相乘5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。A、立即寻址B、变址寻址C、间接寻址 D、寄存器寻址6.下列数中，最小的数是（A）。A(101001)2B(52)C(2B)16D45 7.下列数中，最大的数是（D）。A(101001)2B(52)C(2B)16D45 8.下列数中，最小的数是（D）。A（111111）2B（72）C（2F）16D50 9.已知：X=0.0011，Y= -0.0101。（X+Y）补= ( A)。A111

3、00 B11010C10101 D1100010.一个512KB的存储器,地址线和数据线的总和是（C ） 。A17 B19C27D3611.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ） 。A64K B32KBC32K D16KB12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ） 。A.21 B.17 C.19 D.2012.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。

4、A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。A.实现存储程序和程序控制B.可以直接访问外存C.缩短指令长度，扩大寻址空间，提高编程灵活性D.提供扩展操作码的可能并降低指令译码难度16.用于对某个寄存器中操作数的寻址方式称为( C)寻址。A.直接B.间接C.寄存器直接D.寄存器间接17.寄存器间接寻址方式中，操作数处在(B )。A.通用寄存器B.贮存单元C.程序计数器

5、D.堆栈18.RISC是(A)的简称。A.精简指令系统计算机 B.大规模集成电路C.复杂指令计算机 D.超大规模集成电路19.CISC是(C)的简称。A.精简指令系统计算机 B.大规模集成电路C.复杂指令计算机 D.超大规模集成电路20.中央处理器是指( C) 。A运算器B.控制器 C.运算器和控制器存储器 D.运算器和控制器 21.在CPU中跟踪指令后继地址的寄存器是( B)A.主存地址寄存器 B.程序寄存器 C.指令寄存器 D.状态条件寄存器 22.CPU 中通用寄存器的位数取决于（B）。 A.存储容量 B.机器字长 C.指令的长度 D.CPU的管脚数 23.同步控制是(C) 。A.只适用

6、于CPU控制的方式 B.只适用于外围设备控制的方式 C.由统一时序信号控制的方式 D.所有指令执行时间都相同的方式 24.异步控制常用于(A )作为其主要控制方式。 A.在单总线结构计算机中访问主存与外围设备时B.微型机的CPU控制中 C.组合逻辑控制的CPU中 D.微程序控制器中25.为了缩短指令中某个地址段的位数，有效的方法是采取（C ）。A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址二、判断题（判断下列各题的正误。对的打“”，错的打“”，若错误必须加以改正。每题1分，计10分） 1、存储单元是存放一个二进制信息的存贮元。2、计算机辅助设计简称CAD。3、集中式总线控制中，定时查询方式

7、的响应速度最快。4、主程序运行时何时转向为外设服务的中断服务程序是预先安排好的。5、时序电路用来产生各种时序信号，以保证整个计算机协调地工作。6、采用下址字段法控制微程序执行顺序的微程序控制器中，一定要有微程序计数器。7、主存储器中采用双译码结构的主要目的是提高存取速度。8、集中式总线控制中，定时查询方式下，各设备的优先级是固定不变的。9、引入虚拟存储系统的目的是提高存储速度。10、DA方式进行外设与主机交换信息时，不需要向主机发出中断请求。11、CPU以外的设备都称外部设备。12、第三代计算机所用的基本器件是晶体管。13、奇偶校验可以纠正代码中出现的错误。14、用微指令的分段译码法设计微指令

8、时，需将具有相斥性的微命令组合在同一字段内。15、CPU访问存储器的时间是由存储器的容量决定的，存储容量与越大，访问存储器所需的时间越长。四、名词解释（每题2分，共10分） 1、存储程序的工作方式：将计算机需进行的工作事先编写成程序，存入计算机中，运行程序时计算机自动进行工作。2、高速缓冲存储器：介于CPU与主存之间，速度较快、容量较小、价格较贵的存储器，引入CACHE的目的是提高存储系统的速度。3、程序中断的工作方式：在CPU运行主程序时，接受到非预期的中断请求，CPU暂停现行工作转向为中断请求服务，待服务完毕后回到住程序继续执行。4、系统总线：连接机器内部各大部件的信息公共通道。5、微程序

9、：用于解释机器指令的若干条微指令的有序集合。6、（磁盘的）数据传输率：单位时间传送的二进制信息的字节数。7、DMA方式：单位时间传送的二进制信息的字节数。8、随机存取方式：一定的硬件和一定的软件组成的有机整体。五、简答题（每小题5分，共30分）1、说你认为计算机系统中的硬件和软件在逻辑功能等价吗？为什么? 答：软件与硬件的逻辑功能是等效的，但性能不相同。2、什么是运算器？它的主要由哪几个功能部件组成？答：运算器是进行算术逻辑运算的部件。它主要由加法器、通用寄存器、标志寄存器等部件组成。3、与RAM相比ROM有何特点？答：ROM掉电后信息不会丢失，但其中的信息只能读不能随便写。4、与程序中断控制

10、方式相比DMA控制方式有何特点？答：速度快。响应快、优先级高、处理快、无须现场保护和现场的恢复。但是应用范围没有程序中断控制方式广。5、微程序控制的基本思想是：把指令执行所需要的所有控制信号存放在控制存储器中，需要时从这个存储器中读取，即把操作控制信号编成微指令，存放在控制存储器中。一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序。微指令在控制存储器中的存储位置称为微地址。6、同种类的外设部设备接入计算机系统时，应解决哪些主要问题？答：数据格式、地址译码、控制信息的组织和状态信息的反馈。7、中断接口一般包含哪些基本组成？简要说明它们的作用。 答：地址译码。选取接口

11、中有关寄存器，也就是选择了I/O设备；命令字/状态字寄存器。供CPU输出控制命令，调回接口与设备的状态信息；数据缓存。提供数据缓冲，实现速度匹配；控制逻辑。如中断控制逻辑、与设备特性相关的控制逻辑等。8、加快中央处理器与主存之间传输信息的措施有哪些？六、综合题1、设X=26/32，Y=-15/32,采用二进制变形补码计算X+Y补=? 并讨论计算结果。 解： 设X=26/32，Y=-15/32,采用二进制变形补码计算X+Y补=? 并讨论计算结果。解:X=0.11010 Y= - 0.01111 X+Y补=0.010111 无溢出 2、00110011，10011110，求？ ？ 解: 00010

12、010101111113、设有一个具有12位地址和4位字长的存储器，问：（1）该存储器能存储多少字节信息？（2）如果存储器由1K1位RAM芯片组成.需要多少片?（3）需要地址多少位作为芯片选择? （4）试画出该存储器的结构图。解：设有一个具有12位地址和4位字长的存储器，（1）该存储器能存储2K字节信息。（2）如果存储器由1K1位RAM芯片组成.需要16片。（3）需要地址2位作为芯片选择。（4） （图略）4. 某机字长16位，内存总容量为256KW，其中ROM占地址范围为00000HOFFFFH，其余地址空间为RAM。请用如下存贮芯片为该机设计一个存储器：(1) ROM、RAM的容量各为多少？

13、(2) 该主存的地址线、数据线各为多少根？(3) 用容量为32K*16的ROM芯片和64K*16的RAM芯片构成该存储器，需要RAM和ROM芯片各几片？(4) 画出存储器结构及其与CPU连接的逻辑框图 解：(1) ROM 64K RAM 192K (2) 数据线有16根，地址线有18根。 (3) 需 ROM 2片 ，需RAM 3片。 (4) （图略） 5什么是CPU？CPU主要由哪些寄存器级的部件组成？CPU 是计算机中进行算术逻辑运算和指挥协调机器各大部件工作的部件。IR、PSW、GR、ALU、PC等。（图略） 6 画出单总线CPU内部框图（寄存器级），拟出加法指令ADD R1，（R2）的读

14、取与执行流程。源寻址方式采用寄存器间址方式。解: 计算机组成原理试题二一、选择题（共20分，每题1分）1CPU响应中断的时间是_ C _。A中断源提出请求；B取指周期结束；C执行周期结束；D间址周期结束。2下列说法中_c_是正确的。A加法指令的执行周期一定要访存；B加法指令的执行周期一定不访存；C指令的地址码给出存储器地址的加法指令，在执行周期一定访存；D指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。3垂直型微指令的特点是_c_。A微指令格式垂直表示；B控制信号经过编码产生；C采用微操作码；D采用微指令码。4基址寻址方式中，操作数的有效地址是_A_。A基址寄存器内容加上形式地址（

15、位移量）； B程序计数器内容加上形式地址；C变址寄存器内容加上形式地址；D寄存器内容加上形式地址。5常用的虚拟存储器寻址系统由_A_两级存储器组成。A主存辅存；BCache主存；CCache辅存；D主存硬盘。6DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作_A_。A停止CPU访问主存；B周期挪用；CDMA与CPU交替访问；DDMA。7在运算器中不包含_D_。A状态寄存器；B数据总线；CALU；D地址寄存器。8计算机操作的最小单位时间是_A_。A时钟周期；B指令周期；CCPU周期；D中断周期。9用以指定待执行指令所在地址的是_C_。A指令寄存

16、器；B数据计数器；C程序计数器；pc D累加器。10下列描述中_B_是正确的。A控制器能理解、解释并执行所有的指令及存储结果；B一台计算机包括输入、输出、控制、存储及算逻运算五个单元；C所有的数据运算都在CPU的控制器中完成；D以上答案都正确。11总线通信中的同步控制是_B_。A只适合于CPU控制的方式；B由统一时序控制的方式；C只适合于外围设备控制的方式；D只适合于主存。12一个16K32位的存储器，其地址线和数据线的总和是B_。14+32=46A48；B46；C36；D32。13某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是A_。1mb/2b=1024kb/2b=51

17、2kA512K；B1M；C512KB；D1MB。14以下_B_是错误的。（输入输出 4）A中断服务程序可以是操作系统模块； B中断向量就是中断服务程序的入口地址；C中断向量法可以提高识别中断源的速度；D软件查询法和硬件法都能找到中断服务程序的入口地址。15浮点数的表示范围和精度取决于_C_ 。A阶码的位数和尾数的机器数形式；B阶码的机器数形式和尾数的位数；C阶码的位数和尾数的位数；D阶码的机器数形式和尾数的机器数形式。16响应中断请求的条件是_B_。A外设提出中断；B外设工作完成和系统允许时；C外设工作完成和中断标记触发器为“1”时；DCPU提出中断。17以下叙述中_B_是错误的。A取指令操作

18、是控制器固有的功能，不需要在操作码控制下完成；B所有指令的取指令操作都是相同的；C在指令长度相同的情况下，所有指令的取指操作都是相同的；D一条指令包含取指、分析、执行三个阶段。18下列叙述中_A_是错误的。A采用微程序控制器的处理器称为微处理器；cpuB在微指令编码中，编码效率最低的是直接编码方式；C在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；DCMAR是控制器中存储地址寄存器。19中断向量可提供_C_。A被选中设备的地址； B传送数据的起始地址；C中断服务程序入口地址；D主程序的断点地址。20在中断周期中，将允许中断触发器置“0”的操作由A_完成。A硬件；B关中断指令；C开中

19、断指令；D软件。二、填空题（共20分，每空1分）1在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止 CPU访问主、周期挪用和DMA和CPU交替访问主存。2设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。3设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为2127(1-223)，最小正数为2129，最大负数为2128(-21-223)，最小负数为-2127 。4一个总线传输周期包括 a 申请分配阶段 B寻

20、址阶段C传输阶D结束阶段5CPU采用同步控制方式时，控制器使用 机器周 和 节拍 组成的多极时序系统。6在组合逻辑控制器中，微操作控制信号由 指令操作码 、 时序 和 状态条件 决定。三、名词解释（共10分，每题2分）1机器周期 2周期挪用 3双重分组跳跃进位 4水平型微指令 5超标量 四、计算题（5分）已知：A = ，B = 求：A+B补五、简答题（15分）1某机主存容量为4M16位，且存储字长等于指令字长，若该机的指令系统具备97种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。（5分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制

21、表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。2控制器中常采用哪些控制方式，各有何特点？ 3某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L4,L2,L3,L0,L1，写出各中断源的屏蔽字。（5分）中断源屏蔽字0 1 2 3 4L0L1L2L3L4 1 1 0 0 0 0 1 0 0 0 1 1 1 1 0 1 1 o 1 0 1 1 1 1 1 六、问答题（20分）（1）画出主机框图（要求画到寄存器级）；（2）若存储器容量为64K32位，指出图中各寄存器的位数；（3）写出组合逻辑控制器完成 STA X

22、（X为主存地址）指令发出的全部微操作命令及节拍安排。（4）若采用微程序控制，还需增加哪些微操作？七、设计题（10分）设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K4位RAM，4K8位RAM，2K8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：（1）主存地址空间分配：8000H87FFH为系统程序区；8800H8BFFH为用户程序区。（2）合理选用上述存储芯片，说明各选几片？（3）详细画出存储芯片的片选逻辑。计算机组成原理试题三一、选择题（共20分，每题1分）1冯诺

23、伊曼机工作方式的基本特点是_B_。A多指令流单数据流；B按地址访问并顺序执行指令；C堆栈操作； D存储器按内容选择地址。2程序控制类指令的功能是_C_。A进行主存和CPU之间的数据传送；B进行CPU和设备之间的数据传送；C改变程序执行的顺序； D一定是自动加+1。3水平型微指令的特点是_A_。A一次可以完成多个操作； B微指令的操作控制字段不进行编码；C微指令的格式简短； D微指令的格式较长。4存储字长是指_B_。A存放在一个存储单元中的二进制代码组合；B存放在一个存储单元中的二进制代码位数；C存储单元的个数； D机器指令的位数。5CPU通过_B_启动通道。A执行通道命令；B执行I/O指令；C

24、发出中断请求；D程序查询。6对有关数据加以分类、统计、分析，这属于计算机在_C_方面的应用。A数值计算；B辅助设计；C数据处理；D实时控制。7总线中地址线的作用是_C_。A只用于选择存储器单元； B由设备向主机提供地址；C用于选择指定存储器单元和I/O设备接口电路的地址；D即传送地址又传送数据。8总线的异步通信方式_A_。A不采用时钟信号，只采用握手信号； B既采用时钟信号，又采用握手信号；C既不采用时钟信号，又不采用握手信号；D既采用时钟信号，又采用握手信号。9存储周期是指_C_。A存储器的写入时间； B存储器进行连续写操作允许的最短间隔时间；C存储器进行连续读或写操作所允许的最短间隔时间；

25、 D指令执行时间。10在程序的执行过程中，Cache与主存的地址映射是由_C_。A操作系统来管理的；B程序员调度的；C由硬件自动完成的；D用户软件完成。11以下叙述_C_是正确的。A外部设备一旦发出中断请求，便立即得到CPU的响应；B外部设备一旦发出中断请求，CPU应立即响应；C中断方式一般用于处理随机出现的服务请求；D程序查询用于键盘中断。12加法器采用先行进位的目的是_C_ 。A优化加法器的结构；B节省器材；C加速传递进位信号；D增强加法器结构。13变址寻址方式中，操作数的有效地址是_C_。A基址寄存器内容加上形式地址（位移量）；B程序计数器内容加上形式地址；C变址寄存器内容加上形式地址；

26、D寄存器内容加上形式地址。14指令寄存器的位数取决于_B_。A存储器的容量；B指令字长；C机器字长；D存储字长。15在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于A_。A同步控制；B异步控制；C联合控制；D人工控制。16下列叙述中_B_是正确的。A控制器产生的所有控制信号称为微指令；B微程序控制器比硬连线控制器更加灵活；C微处理器的程序称为微程序；D指令就是微指令。17CPU中的译码器主要用于_B_ 。A地址译码；B指令译码；C选择多路数据至ALU；D数据译码。18直接寻址的无条件转移指令功能是将指令中的地址码送入_A_。APC； B地址寄存器；C累加器；DALU。19DMA

27、方式的接口电路中有程序中断部件，其作用是_C_。A实现数据传送；B向CPU提出总线使用权；C向CPU提出传输结束；D发中断请求。20下列器件中存取速度最快的是 C 。ACache；B主存；C寄存器；D辅存。二、填空题（共20分，每题1分）1完成一条指令一般分为 A 周期和 B 周期，前者完成 C 操作，后者完成 D 操作。2设指令字长等于存储字长，均为24位，若某指令系统可完成108种操作，操作码长度固定，且具有直接、间接（一次间址）、变址、基址、相对、立即等寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占 A 位，寻址特征位占 B 位，可直接寻址的范围是 C ，一次间址的范围是

28、 D 。3微指令格式可分为 A 型和 B 型两类，其中 C 型微指令用较长的微程序结构换取较短的微指令结构。4在写操作时，对Cache与主存单元同时修改的方法称作 A ，若每次只暂时写入Cache，直到替换时才写入主存的方法称作 B 。5I/O与主机交换信息的方式中， 程序查询方式 和 中断方式 都需通过程序实现数据传送，其中 C 体现CPU与设备是串行工作的。6在小数定点机中，采用1位符号位，若寄存器内容为10000000，当它分别表示为原码、补码和反码时，其对应的真值分别为 A 、 B 和 C （均用十进制表示）。三、名词解释（共10分，每题2分）1时钟周期 2向量地址 3系统总线 4机器

29、指令 5超流水线 四、计算题（5分）设机器数字长为8位（含一位符号位在内），若A = +15，B = +24，求 A-B补并还原成真值。五、简答题（共15分）1指出零的表示是唯一形式的机器数，并写出其二进制代码（机器数字长自定）。（2分）2除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O系统各自可采用什么方法提高机器速度，各举一例简要说明。（4分）3总线通信控制有几种方式，简要说明各自的特点。（4分）4以I/O设备的中断处理过程为例，说明一次程序中断的全过程。（5分）六、问答题（共20分）1已知带返转指令的含义如下图所示，写出机器在完成带返转指令时，取指阶段和执行阶段所需的全部微操作

30、命令及节拍安排。如果采用微程序控制，需增加哪些微操作命令？（8分）3（6分）设某机有四个中断源A、B、C、D，其硬件排队优先次序为A B C D，现要求将中断处理次序改为D A C B。（1）写出每个中断源对应的屏蔽字。（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20ms。BDAC405060708090302051510t (ms)程序2（6分）一条双字长的取数指令（LDA）存于存储器的100和101单元，其中第一个字为操作码和寻址特征M，第二个字为形式地址。假设PC当前值为100，变址寄存器XR的内容为100，基址寄存器的内容为

31、200，存储器各单元的内容如下图所示。写出在下列寻址方式中，取数指令执行结束后，累加器AC的内容。LDAM300800700400500200600寻址方式 AC内容（1） 直接寻址（2） 立即寻址（3） 间接寻址（4） 相对寻址（5） 变址寻址（6） 基址寻址七、设计题（10分）设CPU共有16根地址线，8根数据线，并用（低电平有效）作访存控制信号，作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K8位，4K4位，8K8位），RAM（1K4位，2K8位，4K8位）及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求

32、：（1）最小4K地址为系统程序区，409616383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。计算机组成原理试题四一、选择题（共20分，每题1分）1直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是_C_。A直接、立即、间接；B直接、间接、立即；C立即、直接、间接；D立即、间接、直接。2存放欲执行指令的寄存器是_D_。AMAR； BPC； CMDR； DIR。3在独立请求方式下，若有N个设备，则_B_。A有一个总线请求信号和一个总线响应信号；B有N个总线请求信号和N个总线响应信号；C有一个总线请求信号和N个总线响应信号；D有N个总线请求信号和一

33、个总线响应信号。4下述说法中_C_是正确的。A半导体RAM信息可读可写，且断电后仍能保持记忆；B半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的；C半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的。5DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作_B_。A停止CPU访问主存；B周期挪用；CDMA与CPU交替访问；DDMA。6计算机中表示地址时，采用_D_ 。A原码；B补码；C反码；D无符号数。7采用变址寻址可扩大寻址范围，且_C_。A变址寄存器内容由用户确定，在程序执行过程中不可变；B变址寄存器内容由操作系统确定，在程序执

34、行过程中可变；C变址寄存器内容由用户确定，在程序执行过程中可变； D变址寄存器内容由操作系统确定，在程序执行过程不中可变；8由编译程序将多条指令组合成一条指令，这种技术称做_C_。A超标量技术；B超流水线技术；C超长指令字技术；D超字长。9计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用_C_控制方式。A延长机器周期内节拍数的；B异步；C中央与局部控制相结合的；D同步；10微程序放在_B_中。A存储器控制器；B控制存储器；C主存储器；DCache。11在CPU的寄存器中，B_对用户是完全透明的。A程序计数器；B指令寄存器；C状态寄存器；D通用寄存器。12运算器由许多部件组成，其

35、核心部分是_B_。 A数据总线； B算术逻辑运算单元； C累加寄存器； D多路开关。13DMA接口_B_。A可以用于主存与主存之间的数据交换；B内有中断机制；C内有中断机制，可以处理异常情况；D内无中断机制14CPU响应中断的时间是_C_。A中断源提出请求；B取指周期结束；C执行周期结束；D间址周期结束。15直接寻址的无条件转移指令功能是将指令中的地址码送入_A_。APC；B地址寄存器；C累加器；DALU。16三种集中式总线控制中，_A_方式对电路故障最敏感。A链式查询；B计数器定时查询；C独立请求；D以上都不对。17一个16K32位的存储器，其地址线和数据线的总和是_B_。A48；B46；C

36、36；D3218以下叙述中错误的是_B_。A指令周期的第一个操作是取指令；B为了进行取指令操作，控制器需要得到相应的指令；C取指令操作是控制器自动进行的；D指令第一字节含操作码。19主存和CPU之间增加高速缓冲存储器的目的是_A_。A解决CPU和主存之间的速度匹配问题；B扩大主存容量；C既扩大主存容量，又提高了存取速度；D扩大辅存容量。20以下叙述_A_是错误的。A一个更高级的中断请求一定可以中断另一个中断处理程序的执行；BDMA和CPU必须分时使用总线；CDMA的数据传送不需CPU控制； DDMA中有中断机制。二、填空（共20分，每空1分）1设24位长的浮点数，其中阶符1位，阶码5位，数符1

37、位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式，则它能表示最大正数真值是 A ，非零最小正数真值是 B ，绝对值最大的负数真值是 C ，绝对值最小的负数真值是 D （均用十进制表示）。2变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 A ， 指令提供 B ； 而在变址寻址中，变址寄存器提供 C ，指令提供 D 。 3影响流水线性能的因素主要反映在 A 和 B 两个方面。4运算器的技术指标一般用 A 和 B 表示。5 缓存是设在 A 和 B 之间的一种存储器，其速度 C 匹配，其容量与 D 有关。6CPU响应中断时要保护现场，包括对 A 和 B 的保护，前者通过 C 实现

38、，后者可通过 D 实现。三、名词解释(共10分，每题2分)1微程序控制 2存储器带宽 3RISC 4中断隐指令及功能 5机器字长 四、计算题（5分）已知：两浮点数x = 0.1101210，y = 0.1011201 求：x + y五、简答题（共20分）1完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。（4分）2除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种）提高整机速度的措施。（6分）3某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。（5分）中断源屏蔽字0

39、1 2 3 4L0L1L2L3L44某机主存容量为4M16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。（5分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。六、问答题（共15分）1假设CPU在中断周期用堆栈保存程序断点，而且进栈时指针减1，出栈时指针加1。分别写出组合逻辑控制和微程序控制在完成中断返回指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。（8分）2画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（7分）七、设计题（10分）设CPU有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K4位RAM；4K8位RAM；8K8位RAM；2K8位ROM；4K8位ROM；8K8位ROM及74LS138译码器和各种门电路，如图所示。画出CPU与存储器的连接图，要求（1）主存地址空间分配：6000H67FFH为系统程序区；6800H6BFFH为用户程序区。（2）合理选用上述存储芯片，说明各选几片？（3）详