第八章时序逻辑电路.doc

《第八章时序逻辑电路.doc》由会员分享，可在线阅读，更多相关《第八章时序逻辑电路.doc（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流第八章第九章第十章第十一章第十二章第十三章 第八章时序逻辑电路.精品文档.第十四章 时序逻辑电路 第一节寄存器一、 单项选择题1. N个触发器可以构成能寄存 位二进制数码的寄存器。（）A. N-1B. NC. N+1D. 2N2. 存储8位二进制信息要 个触发器。A.2B.3C.4D.83.8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。A.1B.2C.4D.84. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ ）A.1011-0110-1100-1000-

2、0000B.1011-0101-0010-0001-0000C.1011-1100-1101-1110-1111D.1011-1010-1001-1000-01115. 由三级触发器构成环形计数器的计数摸值为（ )A.8B.6C.3D.166. 如图8-7所示电路的功能为（ ）A. 并行输入寄存器B. 移位寄存器C. 计数器D. 序列信号发生器7. 由四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉冲。（）A.2B.4C.8D.168. 现欲将一个数据串延时4个CP的时间，则最简单的办法采用（ ）A.4位并行寄存器B.4位移位寄存器C.4进制计数器D.4位加法器二、 判断题1. 时序电路中不

3、含有记忆功能的器件。（ )2. 移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。（ ）3. 时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。（ )4. 时序电路一定不要组合电路。（ ）三、 多项选择题1. 寄存器按照功能不同可分为（ ）A. 数据寄存器B. 移位寄存器C. 暂存器D. 计数器2. 数码寄存器的特点是（ ）A. 存储时间短B. 速度快C. 可做高速缓冲器D. 一旦停电后存储数码全部消失3. 移位寄存器按移位方式可分为（ ）A. 左移移位寄存器B. 右移移位寄存器C. 双向移位寄存器D. 集成移位寄存器 第二节 计数器一、 填空题1. 触发器有 个稳

4、定状态，它可以记录 位二进制码，存储8位二进制信息需要 个触发器。2. 按进位体制的不同，计数器可分为 计数器和 计数器等；按计数过程中数字增减趋势的不同，计数器可分为 计数器、 计数器和 计数器。3. 要构成五进制计数器，至少需要 个触发器。4. 设集成十进制（默认为8421码）加法计数器的初态为Q3Q2Q1Q0=1001，则经过5个CP脉冲以后计数器的状态为 .5. 在各种寄存器中，存放N位二进制数码需要 个触发器。二、 单项选择题1. 按各触发器的CP所决定的状态转换区分，计数器可分为 计数器。（ ）A. 加法、减法和可逆B. 同步和异步C. 二、十和N进制D. 以上均不正确2. 将一个

5、D触发器处于技术状态时，下列做法正确的是（ ）A. D端接固定高电平B. D端悬空C. D端与Q端相联D. D与Q非端相联3. 输出不仅与当时的输入信号有关，而且还与电路原来的状态有关的逻辑电路属于（ ）A. 组合逻辑电路B. 时序逻辑电路C. 加法电路D. 显示电路4. 欲表示十进制的十个数码，需要二进制数码的位数是（ )A.2B.3C.4D.55. 某计数器的输出波形如图8-18所示，该计数器是 进制计数器。（ ）A. 三B. 四C. 五D. 六三、 判断题1. 计数器的模是指构成计数器的触发器的个数。（ ）2. 把一个五进制计数器与一个十进制计数器串联可得到十五进制计数器。（ ）3. 同

6、步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。（ ）4. 构成计数器的核心器件是具有记忆功能的触发器。（ ）5. 计数器除了能对输入脉冲进行计数，还能作为分频器用。（ ）6. 任何一个时序电路，可能没有输入变量，也可能没有组合电路，但一定包含存储电路。（ ）7. 计数器的异步清零或置数端在计数器正常时应置为无效状态。（ ）8. 左移寄存器的输入信号从高位到低位依次输入。（ )9. 移位寄存器每输入一个时钟脉冲，电路不一定只有一个触发器翻转。（ ）10. 在计数器电路中，同步置零与异步置零的区别在于置零信号有效时，同步置零还要等到时钟信号到达时才能将触发器置

7、零，而异步置零不受时钟的控制。（ ）四、 综合分析题1. 如图8-19所示的电路，设初态Q2Q1为00，试分析其为几进制计数器（画出状态转换图）。2. 电路图和波形图如图8-20所示，设触发器初始状态均为零，试画出在CP作用下Q1和Q2的波形（设各触发器初态Q=0）。3. 在图8-21所示的74LS161芯片上设计十一进制的计数器，设起始状态是0001，画出电路连接图和波形图。4.74LS161是同步4位二进制加法计数器，其逻辑功能如表8-5所示，试分析如图8-22所示电路是几进制计数器，并画出其状态图。第八章 阶段性质量检测练习（A）一、 单项选择题二、 多项选择题三、 判断题四、 综合分析

8、题一、 单项选择题1. 下列电路中能实现Qn+1=Qn的是（ ）2. 将D触发器改造成T触发器，如图8-23所示电路的虚线框内应是（ ）A. 或非门 B.与非门 C.异或门 D.同或门3. 触发器异步输入端的作用是（ ）A. 清零 B.置1 C.接受时钟脉冲 D.清零或置14. 用n只触发器组成计数器，其最大计数模为（ ） 一个五位的二进制加计数器，由00000状态开始，经过个时钟脉冲后，此计数器的状态为（）A. 01011 B.01100 C.01010 D.00111如图8-24所示为某计数器的时序图，由此可判定该计数器为（ ）A.十进制计数器B.九进制计数器C.四进制计数器D.八进制计数

9、器7. 当集成移位寄存器74LS194左移时，寄存器的数据应接在（ ）A. A B.SR D.DSL8. 利用移位寄存器产生00001111，至少需要 级触发器。（ ）A.2 B.4 C.8 D.169. 构成计数器的基本单位是（ ）A. 与非门 B.或非门 C.触发器 D.放大器10.8421BCD码十进制计数器的状态为1000，若再输入6个计数脉冲，则计数器的新状态是（ ）A.0011 B.0100 C.1101 D.1100二、 多项选择题1. 寄存器由 组成。（ ）A. 门电路 B.触发器 C.二极管 三极管 移位寄存器能实现（）A. 存放数据 B.编码 C.译码 D.移位3. 寄存器

10、的功能有（ ）A. 接受信息 B.存放信息 C.清除信息 D.计数4. 下列属于时序逻辑电路的是（ ）A. 触发器 B.寄存器 C.计数器 D.编码器5. 触发器输入端的作用有（ ）A. 清零 B.置1 C.接受时钟脉冲 D.三者都有6. 逻辑函数的表达方式有（ ）A. 真值表 B.函数表达式 C.时序图 D.卡诺图 三、判断题1. 时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系。（ ）2. 同步时序电路具有统一的时钟CP控制。（ ）3. 时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。（ ）4. 时序电路一定不是组合电路。（ ）5.

11、 时序电路不含有记忆功能的器件。（ ）6. 数码寄存器必须清零后才能存储数码。（ ）第八章阶段性质量检测练习（B）一、 单项选择题1. 四个触发器组成的环行计数器最多有 个有效状态。（ ）A.4B.6C.8D.162. 一个十进制计数器至少需要 个触发器。（ ）A.3B.4C.5D.103. 同步计数器和异步计数器比较，同步计数器的显著优点是（ ）A. 工作速度快B. 触发器利用率高C. 电路简单D. 不受时钟CP控制4. 把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。（ ）A. 四B. 五C. 九D. 二十5. 五个D触发器构成环形计数器，其计数长度为（ ）A.5B.10C.2

12、5D.326. 一位8421BCD码计数器至少需要 个触发器。A.3B.4C.5D.107. 用二进制异步计数器从0做加法，计到十进制数178，则最少需要 个触发器。A.2B.6C.7D.88. 寄存器在断电后，所存储的数码将 （ ）A. 消失B. 保持C. 可能消失也可能保持D. 以上说法都不对9. 如果一个寄存器的数码输入是“同入同出”，则该寄存器采用的是（ ）A. 串入串出B. 并入并出C. 串入并出D. 并入串出10. 计数器在电路组成上的特点是（ ）A. 有CP输入端，无数码输入端B. 有CP输入端和数码输入端C. 无CP输入端，有数码输入端D. 无CP输入端和数码输入端二、 多项选

13、择题1. 下列逻辑电路中，不是时序逻辑电路的是（ ）A. 变量译码器B. 加法器C. 数码寄存器D. 数据选择器2. 下列逻辑电路不具有记忆功能的是（ ）A. 译码器B. 显示器C. 加法器D. 加法计数器3. 下列电路中，属于时序逻辑电路的是（ ）A. 计数器B. 寄存器C. 译码器D. 触发器4. 寄存器按照功能不同可分为（ ）A. 数据寄存器B. 移位寄存器C. 暂存器D. 计数器5. 数码寄存器的特点是（ )A. 存储时间短B. 速度快C. 可作高速缓冲器D. 一旦停电后存储数码全部消失6. 移位寄存器按移位方式可分为（ ）A. 左移移位寄存器B. 右移移位寄存器C. 双向移位寄存器D

14、. 集成寄存器三、 判断题1. 一个3位的二进制加法计数器，由000状态开始，经过17个输入脉冲后，此计数器的状态为001.（ ）2. 即使电源关闭，移位寄存器中的内容也可以保持下去。（ ）3. 所有的触发器都能用来构成计数器和移位寄存器。（ ）4. 移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。（ ）5. 二进制计数器既可实现计数也可用于分频。（ ）6. 同步计数器的计数速度比异步计数器快。（ ）7. 同步计数器与异步计数器的主要区别在于它们内部的触发器是否同时发生翻转。（ ）8. 由N个触发器构成的计数器，其最大的计数范围是N2.（ ） 四、 综合分析题1. 试用JK触发器和门电路设计一个十三进制的计数器，并检查设计的电路能否自启动。2. 如图8-27所示的电路，设初态Q3Q2Q1Q0为 0000，试分析其为几进制计数器。（画出状态转换图）