2022年本科生计算机组成原理题库期末试卷及答案 3.pdf

《2022年本科生计算机组成原理题库期末试卷及答案 3.pdf》由会员分享，可在线阅读，更多相关《2022年本科生计算机组成原理题库期末试卷及答案 3.pdf（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1 / 6 本科生期末试卷三一选择题（每小题 1 分，共 10分）1冯诺依曼机工作的基本方式的特点是_。A 多指令流单数据流B 按地址访问并顺序执行指令C 堆栈操作D 存贮器按内容选择地址2在机器数 _中，零的表示形式是唯一的。A 原码 B 补码 C 移码 D 反码3在定点二进制运算器中，减法运算一般通过_来实现。A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器D 补码运算的二进制加法器4. 某计算机字长32 位，其存储容量为4MB ，若按半字编址，它的寻址范围是_。 A 4MB B 2MB C 2M D 1M 5 主存贮器和CPU 之间增加cache的目的是 _

2、。A 解决 CPU 和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大 CPU 中通用寄存器的数量D 既扩大主存贮器容量，又扩大CPU 中通用寄存器的数量6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用 _。A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式7 同步控制是 _。A 只适用于 CPU 控制的方式B 只适用于外围设备控制的方式C 由统一时序信号控制的方式D 所有指令执行时间都相同的方式8描述 PCI 总线中基本概念不正确的句子是_。A. PCI 总线是一个与处理器无关的高速外围总线B. PCI 总线的基本传输机制是猝发式传送

3、 C. PCI 设备一定是主设备 D. 系统中只允许有一条PCI 总线9 CRT 的分辨率为10241024 像素，像素的颜色数为256，则刷新存储器的容量为_。A 512KB B 1MB C 256KB D 2MB 10为了便于实现多级中断，保存现场信息最有效的办法是采用_。 A 通用寄存器 B 堆栈 C 存储器 D 外存二填空题（每小题 3 分，共 15分）1 数的真值变成机器码可采用A. _表示法， B. _表示法， C._表示法，移精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 6 页2 / 6 码表示法。2 形成指令地址的方式

4、，称为A._方式，有B. _寻址和 C. _寻址。3. CPU 从 A. _取出一条指令并执行这条指令的时间和称为B. _。由于各种指令的操作功能不同，各种指令的指令周期是C. _。4.微型机的标准总线从16 位的 A. _总线，发展到32 位的 B. _总线和 C. _总线，又进一步发展到64 位的 PCI 总线。5VESA 标准是一个可扩展的标准，它除兼容传统的A. _等显示方式外，还支持B. _像素光栅，每像素点C. _颜色深度。三.（9 分）已知 x = -0. 01111 ，y = +0. 11001，求 x 补， -x 补， y 补， -y 补，x + y = ？ ，x y = ？

5、四.（9 分）假设机器字长16 位，主存容量为128K 字节，指令字长度为16 位或 32 位，共有 128 条指令，设计计算机指令格式，要求有直接、立即数、相对、基值、间接、变址六种寻址方式。五.（9 分）某机字长32 位，常规设计的存储空间32M ，若将存储空间扩至256M，请提出一种可能方案。六.(10 分)图 B3.1 所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存贮器IM 最大容量为16384 字（字长18 位），数据存贮器DM 最大容量是65536 字（字长16 位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但图中未标出。图 B3.1

6、设处理机指令格式为： 17 10 9 0 OP X 加法指令可写为“ADD X （R1）”。其功能是（AC0） + （ Ri） + X ） AC1，其中（ Ri）+ X）部分通过寻址方式指向数据存贮器，现取Ri为 R1。试画出ADD 指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 6 页3 / 6 七. （9 分）总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请画出读数据的时序图来说明。八.（9 分）图 B3.2 是从实时角度观察到的中断嵌套。

7、试问，这个中断系统可以实行几重中断？并分析图B3.2 的中断过程。图 B3.2 九. （10 分）机动题十. （10 分）机动题本科生期末试卷三答案一选择题 1 B 2 B,C 3 D 4 C 5 A 6 C 7 C 8 C, D 9 B 10 B 二填空题1. A. 原码 B.补码 C.反码 2. A.指令寻址 B.顺序 C.跳跃 3. A.存储器 B.指令周期C.不相同的 4. A.ISA B.EISA C.VISA 5. A.VGA B.1280 1024 C.24 位三解： x 原 = 1. 01111 x 补= 1.10001 所以： -x 补= 0.01111 y 原= 0. 11

8、001 y 补= 0.11001 所以： -y 补= 1.00111 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 6 页4 / 6 x 补 11.10001 x 补11.10001 + y 补 00.11001 + -y 补11.00111 x + y 补 00.01010 x - y 补10.11000 所以： x + y = +0.01010 因为符号位相异，结果发生溢出四解：由已知条件，机器字长16 位，主存容量128KB / 16= 64K字，因此MAR = 16位，共 128 条指令，故OP字段占 7 位。采用单字长和双字

9、长两种指令格式，其中单字长指令用于算术逻辑和I / O类指令，双字长用于访问主存的指令。 15 9 5 4 3 2 1 0 15 9 8 6 5 3 2 0 寻址方式由寻址模式X 定义如下： X = 000 直接寻址 E = D（64K） X = 001 立即数 D = 操作数 X = 010 相对寻址 E = PC + D PC = 16 位 X = 011 基值寻址 E = Rb + D ， Rb =16 位 X = 100 间接寻址 E = （D）X = 101 变址寻址 E = RX + D ， RX = 10 位五解：可采用多体交叉存取方案，即将主存分成8 个相互独立、容量相同的模块

10、M0，M1，M2， M7，每个模块32M 32 位。它各自具备一套地址寄存器、数据缓冲寄存器，各自以同等的方式与CPU传递信息，其组成结构如图B3.3 ：图 B3.3 CPU访问 8 个存贮模块，可采用两种方式：一种是在一个存取周期内，同时访问8 个存贮模块，由存贮器控制器控制它们分时使用总线进行信息传递。另一种方式是：在存取周期内分时访问每个体，即经过1 / 8存取周期就访问一个模块。这样，对每个模块而言，从CPU给出访存操作命令直到读出信息，仍然是一个存取周期时间。而对CPU来说，它可以在一个存取周期内连续访问8 个存贮体，各体的读写过程将重叠进行。OP R1 R2OP X R2D精选学习

11、资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 6 页5 / 6 六解：加法指令“ADD X（Ri）” 是一条隐含指令，其中一个操作数来自AC0，另一个操作数在数据存贮器中，地址由通用寄存器的内容（Ri）加上指令格式中的X 量值决定，可认为这是一种变址寻址。因此，指令周期的操作流程图如图B3.4，相应的微操作控制信号列在框图外。图 B3.4七解：分五个阶段：请求总线，总线仲裁，寻址（目的地址），信息传送，状态返回（错误报告），如图B3.5 所示：图 B3.5 八解：该中断系统可以实行5 重中断，中断优先级的顺序是，优先权1 最高，主程序运行于最

12、低优先权（优先权为6）。图 B3.2 中出现了4 重中断。中断过程如下：主程序运行到T1时刻，响应优先权4的中断源的中断请求并进行中断服务；到T3时刻，优先权4 的中断服务还未结束，但又出现了优先权 3 的中断源的中断请求；暂停优先权4的中断服务，而响应优先权3的中断。到T4精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 6 页6 / 6 时刻，又被优先权2 的中断源所中断，直到T6时刻，返回优先权3 的服务程序，到T7时刻，又被优先权1 的中断源所中断，到T8时刻，优先权1 的中断服务完毕，返回优先权3的服务程序，直到T10优先权 3 的中断服务结束，返回优先权4 的服务程序，优先权4的服务程序到 T11结束，最后返回主程序。图 B3.2 中，优先权3 的服务程序被中断2 次。而优先权5 的中断未产生。九十精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 6 页