2022年本科生计算机组成原理题库期末试卷及答案 4.pdf

《2022年本科生计算机组成原理题库期末试卷及答案 4.pdf》由会员分享，可在线阅读，更多相关《2022年本科生计算机组成原理题库期末试卷及答案 4.pdf（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1 / 5 本科生期末试卷十五一、选择题（每小题1 分，共 10分）1 下列数中最大的数为_。A.（10010101）2 B.（227）8C.（96）8 D.（143）52设 32 位浮点数中，符号位为1 位，阶码为8 位，尾数位为23 位，则它所能表示的最大规格化正数为_。A+（2 2-23） 2+127 B1+（1 2-23）2+127C+（2 223） 2+255 D2+127 -2233 四片 74181ALU 和一片 74182CLA 器件相配合，具有如下进位传送功能_。A.行波进位B.组内先行进位，组间先行进位C.组内先行进位，组间行波进位 D.组内行波进位，组间先行进位4 某计算

2、机字长32 位，其存储容量为8MB ，若按字编址，它的寻址范围是_。A. 1M B. 4MB C.4M D. 2MB 5 以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是 _。A.DRAM B.SRAM C.闪速存储器 D.EPROM 6 位操作类指令的功能是_。A.对 CPU 内部通用寄存器或主存某一单元任一位进行状态检测（0 或 1）B.对 CPU 内部通用寄存器或主存某一单元任一位进行状态强置（0 或 1）C.对 CPU 内部通用寄存器或主存某一单元任一位进行状态检测或强置D.进行移位操作7 操作控制器的功能是_。A.产生时序信号 B.从主存取出一条指令

3、 C.完成指令操作的译码D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令8 采用串行接口进行七位ASC码传送，带有一位奇偶校验位为1 位起始位和1 位停止位，当波特率为9600波特时，字符传送速率为_。A.960 B.873 C.1371 D.480 9 3.5英寸软盘记录方式采用_。A.单面双密度 B.双面双密度C.双面高密度 D.双面单密度10通道对CPU 的请求形式是 _。A.自陷 B.中断 C.通道命令 D.跳转指令二、填空题（每小题3 分，共 15分）1 Cache 是一种A_存储器，是为了解决CPU 和主存之间B_不匹配而采用的一项重要的硬件技术。

4、现发展为C_体系。2一个较完善的指令系统应包含A _类指令，B_类指令，C_类指令，程序控制类指令，I/O 类指令，字符串类指令，系统控制类指令。3并行处理技术已经成为计算机发展的主流。它可贯穿于信息加工的各个步骤和阶段概括起来，主要有三种形式：A _并行； B_并行； C_并行。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 5 页2 / 5 4为了解决多个A _同时竞争总线，B_必须具有C_部件。5磁表面存储器主要技术指标有：A _，B_，C_和数据传输速率。三、（ 10分）设X补=01111，Y补=11101，用带求补器的补码阵列

5、乘法器求出乘积XY= ？并用十进制数乘法验证。四、（ 9 分）指令格式如下所示。OP 为操作码字段，试分析指令格式的特点。 31 26 22 18 17 16 15 0 五、（ 9 分）如图 B15.1（A）是某SRAM 的写入时序图，其中R/W是读写命令控制线， R/W线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。请指出图中写入时图 B15. 1序的错误，并画出正确的写入时序图。六、（ 10 分）如图 B15.2 是从实时角度观察到的中断嵌套。试问，这个中断系统可以 OP 源寄存器变址寄存器偏移量精选学习资料 - - - - - - - - - 名师归纳总结 - - - - -

6、- -第 2 页，共 5 页3 / 5 实图 B15.2 行几重？并分析图中的中断过程。七、（ 9 分）证明：一个m 段流水线处理器和具有m 个并行部件的处理器一样具有同等水平的吞吐能力。八、（ 10 分）软盘驱动器使用双面双密度软盘，每面有80 道，每道15 扇区，每个扇区存储512B。已知磁盘转速为360 转/分，假设找道时间为10-40ms，今写入38040B，平均需要多少时间？最长时间是多少？九、（ 9 分）试分析图B15.3 所示写电流波形属于何种记录方式。图 B15.3 十（10 分）硬布线控制器的指令周期，流程图如图B15.4 所示。请写出RD、WE、LDAR 、LDDR 、LD

7、AC 、（ +）、 LDPC 各控制信号逻辑表达式。（其中W1W6 为节拍电位信号，每个节拍电位包含T1T4 四个时钟周期信号。）本科生期末试卷十五答案一、选择题1 B 2B 3B 4 D 5 C 6 C 7D 8A 9C 10B二、填空题1 A高速缓冲 B速度 C多级 cache体系2 A数据传送 B算术运算 C逻辑运算3 A时间 B空间 C时间 +空间4 A主设备 B控制权 C总线仲裁5 A存储密度 B存储容量 C平均存取时间三、解：设最高位为符号位，输入数据为 x 补 = 01111 y 原 = 11101 ADD STA LDA RD WE RD W1 W2 W3 PCARMDR DR

8、(OP)IR PC+1 取指周期W4 W5 W6 DR(ADR)AR MDR DRAC DR(ADR)AR ACDR DRM DR(ADR)AR MDR AC(+)DRAC 译码RD 图 B15.4 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 5 页4 / 5 y 补 = 10011 算前求补器输出后： x = 1111 y = 1101 1 1 1 1 1 1 0 1 1 1 1 1 0 0 0 0 乘积符号位运算： 1 1 1 1 x0y0 = 0 1 = 1+ 1 1 1 1 1 1 0 0 0 0 1 1 算后求补级输出为0

9、0111101，加上乘积符号位1，最后得补码乘积值为 10011101 。利用补码与真值的换算公式，补码二进制数的真值是：xy = -1 28 + 1 25 + 1 24 + 1 23 + 1 22 + 1 20 = -195 十进制数乘法验证：xy = （+15）（ -13 ）= -195四、解：（ 1）操作码字段为6位，可指定26 = 64 种操作，即64 条指令。（2）单字长（ 32）二地址指令。（3）一个操作数在源寄存器（共有16 个），另一个操作数在存储器中（由变址寄存器内容 + 偏移量 决定），所以是RS型指令。（4）这种指令结构用于访问存储器。五、解：写入存贮器时时序信号必须同步

10、。通常，当R/W线加负脉冲时，地址和数据线的电平必须是稳定的。当R/W线一达到逻辑0 电平时，数据立即被存贮。因此，当R/W线处于低态时，如果数据线改变了数值，那么存贮器将存贮新的数据。同样，当R/W处于低态时地址线发生了变化，那么同样的数据将存贮到新的地址（或）。正确的写入如下图图 B15.3六、解：该中断系统可以实行5 重中断，中断优先级的顺序是，优先权1 最高，主程序运行于最低优先权（优先权为6）。图 B15.2 中出现了4 重中断。图 B15.2 中中断过程如下：主程序运行到T1时刻，响应优先权4 的中断源的中断请求并进行中断服务；到T3时刻，精选学习资料 - - - - - - -

11、- - 名师归纳总结 - - - - - - -第 4 页，共 5 页5 / 5 优先权4 的中断服务还未结束，但又出现了优先权3 的中断源的中断请求；暂停优先权 4 的中断服务，而响应优先权3 的中断。到T4时刻，又被优先权2 的中断源所中断，直到T6时刻，返回优先权3 的服务程序，到T7时刻，又被优先权1 的中断源所中断，到T8时刻，优先权1 的中断服务完毕，返回优先权3 的服务程序，直到T10优先权 3 的中断服务结束，返回优先权4 的服务程序，优先权4 的服务程序到T11结束，最后返回主程序。图中，优先权3 的服务程序被中断2 次，而优先权5 的中断又产生。七、解：设P1是有总延迟时间

12、t1的非流水线处理器，故其最大吞吐量（数据带宽）为1/t1。又设Pm是相当于P1的 m 段流水线处理器。其中每一段处理线路具有同样的延迟时间tc，和缓冲寄存器延迟时间tr，故 Pm 的带宽为Wm=1/（tc+tr）。如果 Pm是将 P1划分成延迟相同的若干段形成的，则t1 mtc，因此 P1的带宽为W1=1/（mtc）。由此可得出结论：条件mtc(tc+tr)满足时， WmW1，即 Pm比 P1有更强的吞吐能力。八、解：每道存储容量为：15512B = 7680B 磁盘转速为：360 转 / 分 = 6 转 / 秒访存时间为：1 / 6 1000ms1/2 = 83.3 ms 写入一道数据需用

13、（平均）：（10 + 40 ）/ 2 + 83.3 = 108.3ms 写入一道数据需用（最多）：40 + 83.3 = 123.3ms 写入数据所用道数：38040 7680 = 5（道）平均所需时间：108.3ms5 = 541.5ms 最长时间：123.3ms5 = 616.5ms 九、解：（ 1）是调频制（ FM ）；（2）是改进调频制（MFM ）；（3）是调相制（PE ）；（4）是调频制（FM ）；（5）是不归零制（NRZ ）；（6）是“见 1 就翻制”（ NRZ1 ）。十、解： RD=W1+W5(LDA+ADD) ；电位控制信号WE=W6STA T3 ；脉冲控制信号LDAR=W1?T4+W4(LDA+STA+ADD)T4 ；脉冲控制信号LDDR=W2?T4+W5(LDA+STA+ADD)T4 ；脉冲控制信号LDAC=W6?LDA ?T4+W6?ADD ?T4 ；脉冲控制信号LDPC=W3?T4 ；脉冲控制信号(+)=W6?ADD ；电位控制信号精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 5 页