计算机组成原理复习题答案 (1).doc

《计算机组成原理复习题答案 (1).doc》由会员分享，可在线阅读，更多相关《计算机组成原理复习题答案 (1).doc（12页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流计算机组成原理复习题答案 (1).精品文档.计算机组成原理坑爹复习题（仅供参考）一、 选择题（说明，这里的答案选项是上课老师那套复习题的答案，后面的是选项内容，括号内容是考点）1、指令周期是指_C_。 A CPU从主存取出一条指令的时间 ； B CPU执行一条指令的时间 ； C CPU从主存取出一条指令加上CPU执行这条指令的时间 ； D 时钟周期时间 ；2、D SS型3、某DRAM芯片，其存储容量为512K8位，该芯片的地址线和数据线数目为_D_。A 8， 512 B 512， 8 C 18， 8 D 19， 84、某SRAM芯片，存储容量

2、为64K16位，该芯片的地址线和数据线数目为_D_。A 64，16 B 16，64 C 64，8 D 16，16 。5、描述PCI总线中基本概念不正确的句子是_C_。A HOST 总线不仅连接主存，还可以连接多个CPUB PCI 总线体系中有三种桥，它们都是PCI 设备C 以桥连接实现的PCI总线结构不允许许多条总线并行工作D 桥的作用可使所有的存取都按CPU 的需要出现在总线上(5)描述 PCI 总线中基本概念正确的句子是_C_。 A. PCI 总线是一个与处理器无关的高速外围总线 B. PCI总线的基本传输机制是猝发式传送 C. PCI 设备一定是主设备 D. 系统中只允许有一条PCI总线

3、6、B -45（补码）7、B 存储一个机器字的所有存储元集合8、以下叙述中正确描述的句子是：_A_。A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作9、寄存器间接寻址方式中，操作数处在_B_。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈10、如果浮点数尾数用补码表示，则判断下列哪一项的运算结果是规格化数_C_。A 1.11000 B 0.01110 C 1.00010 D0.0101011

4、、CRT的分辨率为10241024像素，像素的颜色数为256，则刷新存储器的容量为_B_。A 512KB B 1MB C 256KB D 2MB 12、计算机的外围设备是指_D_。A 输入/输出设备 B 外存储器C 远程通信设备 D 除了CPU 和内存以外的其它设备13、D cache、主存贮器和外存贮器14、下列数中最大的数是_A_。A.（10011001）2 B.（227）8 C.（98）16 D.（152）1015、为确定下一条微指令的地址，通常采用断定方式，其基本思想是_C_。A.用程序计数器PC来产生后继微指令地址B.用微程序计数器PC来产生后继微指令地址C.通过微指令顺序控制字段由

5、设计者指定或由设计者指定的判别字段控制产生后继微指令地址D.通过指令中指定一个专门字段来控制产生后继微指令地址16、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是_B_。 A 4MB B 2MB C 2M D 1M17、A 解决cache和cpu匹配速度18、5000波特率19、主存单元20、B独立请求方式 A.菊花链方式 C.电路故障 （一共三个空的选项）21、设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为_A_。A. EA=(X)+D B. EA=(X)+(D) C.EA=(X)+D) D. EA=(X)+(D)22、中断向量地址是

6、：_B_。A 子程序入口地址 B 中断服务例行程序入口地址C中断服务例行程序入口地址的指示器 D 中断返回地址23、在虚拟存贮器中，当程序正在执行时，由_D_完成地址映射。A 程序员 B 编译器 C 装入程序 D 操作系统24、A RISC主要目标减少操作数25、_D_表示法主要用于表示浮点数中的阶码。A.原码 B.补码 C.反码 D.移码二、 填空题（字母表示空格，例如A是第一个空格）1、 计算机系统中的存储器分为A内存 和B外存 在CPU执行程序时必须将指令存放在C内存2、 总线仲裁部件通过采用A集中式 策略或 B分布式策略，选择其中一个总设备作为总线的下一次主方，接管 C总线3、 *执行

7、的标准总线追求与A结构 B CPU（B指第二个空格） C技术 无关的开发标准。4、 Cache是一种A高速缓冲 存储器，是为了解决CPU和主存之间 B速度 不匹配而采用的一项重要硬件技术， C指令cache与数据cache 分设体系。5、 计算机系统中，下列部件都能存储信息主存CPUcache磁带磁盘，按照CPU存取速度排列，由快到慢依次为A CPUcache主存磁盘磁带 ，内存包括 B 属于外存的是 C6、 一般来讲，取指令周期中从内存读取的信息流是A指令流 ，一定送往B指令 寄存器，在执行周期中，从内存读出的信息流逝 C数据流7、 一个较完善的指令系统应包括A数据 类指令， B算术 类指令

8、，C逻辑类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。8、 PCI是一个与处理器无关的A高速外围总线 它采用 B同步 时序协议，和C集中 式仲裁策略。9、 根据操作数所在位置，操作数在寄存器中，为A寄存器 寻址方式，操作数地址在寄存器，为 B间接 寻址方式，操作数在指令中 ，为C立即 寻址方式。10、 计算机硬件包括A存储器 ，B控制器 ， C运算器 ，适配器，输入/输出设备。11、 存储器的技术指标是A容量 ， B存取时间 ， C存取周期 和存储器带宽。12、 用16K X 8位EPROM芯片组成128K X 32位的只读存储器，则数据寄存器A32 位，地址寄存器 B1

9、7 位，共有EPROM芯片 C32 个。三、 简答题1、 指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。2、 什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？答：指令周期：取出一条指令并且执行这条指令的时间； 机器周期：又称cpu周期，cpu一次访问内存的时间，通常用内存中读取一个指令字的最短时间来规定CPU周期时钟周期：处理操作的最基本单位。(CPU的主频)指令周期、机器周期和时钟周期之间的关系：指令周期通常用若干个机器周期表示，而机器周期时间又包含有若干个时钟周期。3、 PCI总线中，三种桥的名称是什么？桥的功能是什么？4、 在寄存器-寄存器

10、型，寄存器-存储器型，和存储器-存储器型，三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？依据是什么？答：存储器-存储器型时间最长，寄存器-寄存器型时间最短，因为前者要两次访问内存，而后者不用访问内存！5、 简述cache的基本原理。Cache的基本原理1. CPU与Cache之间的数据交换是以字为单位而Cache与主存之间的数据交换是以块为单位。一个块由通常若干定长的字组成。 2.因此Cache的基本原理是 当CPU要读取主存中一个字时总是将存放该字的内存地址同时发给Cache和主存。此时Cache控制逻辑立即依据地址判断该字当前是否已在 Cache中 若是将此字立即传送给CPU

11、CPU无需再访问主存让主存访问失效 若非则用主存读周期把此字从主存读出送到CPU与此同时把含有这个字的数据块从主存读出并装入到Cache中Cache中较旧的内容块替换掉。这种替换控制由始终管理Cache使用情况的硬件逻辑电路来实现最常用的替换算法为LRU最近最少使用策略。6、 通常，计算机中的基本逻辑运算是哪4种？若某控制字有8位（D7-D0），现要使D6D4D2D0保持不变，其余各位清0，问如何实现？答：与、或、非、异或，和01010101相与7、 已知某8位机的主存采用半导体存储器，地址码为18位，采用4K X 4位的SRAM芯片组成该机所允许的最大主存空间，并选用模块条形式，问：a,每个

12、模块条为32K X 8位，共需几个模块条？（*8）/（32k*8）=8（个）b,每个模块条内有多少片RAM芯片？（/）*（8位/4位）=16 即（32K X 8）/4K X 4=16（片）c,主存共需多少RAM芯片？4*16=64（片）8、 什么是刷新？刷新操作有哪两种方式，各有什么特点？刷新：对DRAM定期进行的全部重写过程； 集中式刷新、分布式刷新集中式刷新：DRAM的所有行在每一个刷新周期中都被刷新分布式刷新：每一行的刷新插入到正常的读、写周期之中 9、 求十进制-113的原码表示，反码表示，补码表示（用8位二进制表示，并设最高位为符号位，真值为7位）原码：11110001反码：1000

13、1110补码：10001111四、 分析与设计1、 执行一段程序时，cache完成存取的次数为3800次，主存完成存取次数为200次，已知cache存取周期为50ns，主存为250ns，求主存系统的效率和平均访问时间。h=平均访问时间60ns 效率83.3%指令格式如下所示，OP为操作码字段，试分析指令格式特点。31 26 25 22 21 18 17 16 15 0OP源寄存器变址寄存器偏移量1、 双字长二地址指令2、 操作字段op为6位，可以指定64钟操作（指令）3、 一个操作数在源寄存器（共4个），另一个操作数在存储器中（由变址寄存器和位移量决定），所以是RS型指令2、 某计算机字长32

14、位，有16个通用寄存器，主存容量为1M字，采用单字长二地址指令，共有64条指令，试采用四种指令方式（寄存器，直接，变址，相对）设计指令格式。3、 用32K X 16位EEPROM芯片组成128K X 16位的只读存储器。问：（1） 、数据寄存器和地址寄存器各多少位？共需多少个EEPROM芯片？数据寄存器16位，地址寄存器17位共需要4个（2） 、画出此存储器组成框图。4、 参见课本P140的数据通路，画出指令“STA，R1（R2）”的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）地址的单元中，标出各微操作信号序列。5、 存储器容量为128M，字长为64位，模块数m=8，分别用顺序方式

15、和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线周期为t=50ns，问顺序存储器和交叉存储器的带宽各是多少？顺序存储器和交叉存储器连续读出m=8个字的信息总量是：64*8=512位顺序存储器和交叉存储器连续读出m=8个字的时间分别是：t1=mT=8*200ns=1600nsT2=T+(m-1)t=200ns+7*50ns=550ns所以带宽分别为；W1=q/t1=512/(1600x)=32X(位/秒)W2=q/t2=512/(550X)=93.1x(位/秒)6、 将十进制数-15/64表示成IEEE754标准的32位浮点规格化数。-15/64=-0.001111=-1.

16、111XE=-3+127=124=01111100 S=1 M=1111 0000 0000 0000 0000 0000最后表示为：1 01111100 1111000000000000000000007、 刷新存储器的重要性能指标是它的带宽，实际工作时，显示适配器的几个功能部件要采用刷新存储器的带宽。假定总带宽60%用于刷新屏幕，保留40%带宽用于其他非刷新功能，若显示方式采用分辨率为1024 X 1024，颜色深度为3B，刷新速率为72HZ，计算刷新存储器总带宽是多少？刷新所需带宽=分辨率x每个像素点颜色深度x刷新速率1024x1024x3x72=226MB/S刷存总带宽=226MB/Sx100/60=453MB/S8、 指令流水线有取指（IF）、译码（ID）、执行（EX）和写回（WB）四个过程段，共有20条指令连续进入此流水线，要求：（1）、画出此流水线的时空图，假设时钟周期为20ns；（2）、求流水线的实际吞吐量；条/秒（3） 、求流水线的加速比。（20*4）/23=3.489、 某磁盘存贮器转速为3000转/分，共有4个记录面，每道记录信息为12288字节，最小磁道直径为230nm，共有275道，问：（1） 、磁盘存贮器的容量是多少？12288*275*4=12.89MB（2）、最高密度与最低密度是多少？（3）、磁盘数据传输率是多少？（4）、给出一个磁盘地址格式方案。