实验三-验证性实验—MSI译码器逻辑功能测试.doc

《实验三-验证性实验—MSI译码器逻辑功能测试.doc》由会员分享，可在线阅读，更多相关《实验三-验证性实验—MSI译码器逻辑功能测试.doc（35页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、Four short words sum up what has lifted most successful individuals above the crowd: a little bit more.-author-date实验三-验证性实验MSI译码器逻辑功能测试实验二TTL集成逻辑门的逻辑功能与参数测试实验三 验证性实验MSI译码器逻辑功能测试一实验目的1掌握中规模(MSI)集成译码器的逻辑功能和使用方法；2验证38线译码器和七段显示译码器的逻辑功能； 3掌握数码管与译码器配合使用的方法；。二实验原理译码器的作用是进行代码间的“翻译”，将具有特定含义的二进制码进行辨别，并转换成控制信

2、号。译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。l变量译码器(又称二进制译码器)，用以表示输入变量的状态，如2线4线、3线8线和4线16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。例如，有3个输入变量(或称为地址端)，那么就可以有23=8个不同的地址组合，分别为000、001、010、011、100、101、110、111，可以控制8个输出端，而每一个输出所代表的函数对应于n个输入变量的最小项。Y0Y1Y2Y3Y4Y5Y6Y7111111&A0A1A2S2S3S1(a)(b)16 15 14 13 12 111091234

3、567874LS138VCCGNDA2S2A1A0S3S1Y0Y1Y2Y3Y4Y5Y6Y7Y0Y1Y2Y3Y4Y5Y6Y7A0A1A274LS138S1S2S3VCCGND45612316815141312111097(c)图3-1 38线译码器74LS138逻辑图及引脚排列以3线8线译码器74LSl38为例，图3-1(a)(b) (c)分别为其逻辑图及引脚排列。其中A2、A1、A0为地址输入端，Y0Y7为译码输出端，S1、S2、S3为使能端。表3-1为74LSl38功能表。当S1=1，S2+S3=0时，74LS138工作，地址码所指定的输出端输出0(被选中)，其它输出端均输出1(未被选中)。

4、当S1=0；S2+S3=（注：“”即不论是什么逻辑值的意思。）；或S1=，S2+S3=1时，译码器被禁止，所有输出同时为l。表3-1输 入输 出S1S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y710000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110011111111111111111图3-2 数据分配器Y0Y1Y2Y3Y4Y5Y6Y7A0A1A274LS138S1S2S3数据输入地址输入分配器输出图3-3 实现逻辑函数图ZY0Y1Y2

5、Y3Y4Y5Y6Y7A0A1A274LS138S1S2S3&+5VA B C74LS138译码器也可作为负脉冲输出脉冲分配器使用，只需利用使能端中的一个输入端输入数据信息，器件就成为一个多路分配器，如图3-2所示。若令S2=S3=0，在S1端输入数据，地址码所对应的输出端输出S1数据的反码；若令S1=1、S3=0，从S2端输入数据，地址码所对应的输出端就是S2端数据信息的原码。若输入的是时钟脉冲，则数据分配器便成为时钟脉冲分配器。数据分配器可将一个信号源的数据信息传输到不同的地点。二进制译码器还可以用来实现逻辑函数。由表3-1知，74LS138正常工作时，每个输出端输出的逻辑关系为若在地址端赋

6、值A2=C，A1=B，A0=A，74LS138的输出逻辑式可以改写为现在要用74LS138实现如下式所示的逻辑函数先通过如下变换图3-4 用两片74LS138组合4/16译码器Y0Y1Y2Y3Y4Y5Y6Y7A0A1A274LS138(1)S1S2S3+5VY0Y1Y2Y3Y4Y5Y6Y7A0A1A274LS138(2)S1S2S3D3D0 D1 D2Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y15由上式可接成如图3-3所示电路。利用使能端能还可以方便地将两个3/8译码器组成一个4/16译码器，如图3-4所示。2数码显示译码器a七段发光二极管(LED)数码管 h a

7、 b c d e f g - M h a b c d e f g + MgabcdefghfabedchcM-M-gabcdefghfabedchcM+M+(a)共阴连接50115012(b)共阳连接(c)符号及引脚功能图3-5 LED数码管LED数码管是目前最常用的数字显示器，图3-5(a)、(b)为共阴管和共阳管的电路。共阴管即所有的发光二极管的“-”极连在一起引出M脚接地，其它各脚必须接高电平二极管才能发亮；共阳管刚好相反。(c)为两种不同出线形式的引出脚功能图。其中共阴管本电路采用的型号为5011，共阳管采用的型号为5012。一个LED数码管可用来显示一位09十进制数和一个小数点。小型

8、数码管(0.5寸和0.36寸)每段发光二极管的正向压降，随显示光(通常为红、绿、黄、橙色)的颜色不同略有差别，通常约为22.5V，每个发光极管的点亮电流在510mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。bBCD码七段译码驱动器图3-6 CD4511引脚排列16 15 14 13 12 1110912345678CD4511VDD fgabcde BC DA LT BILEVSS此类译码器型号有74LS47(共阳)，74LS48(共阴)、CD4511(共阴)等，本实验系采用CD4511 BCD码锁存/七段译码/驱

9、动器。驱动共阴极LED数码管。图3-6所示为CD4511引脚排列。其中 A、B、C、DBCD码输入端a、b、c、d、e、f、g 译码输出端，输出“l”有效，用来驱动共阴极LED数码管。测试输入端，= “0”时，译码输出全为“1”。消隐输入端，=“0”时，译码输出全为“0”。LE锁定端，LE=“1”时译码器处于锁定(保持)状态。译码输出保持在LE=0时的数值，LE=0为正常译码。表3-2为CD4511功能表。CD4511内接有上拉电阻，故只需在输出端与数码管笔段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时，输出全为“0”，数码管媳灭。表3-2输 入输 出LEBILTDC

10、BAabcdefg显示字形01111111010000000消隐0110000111111001100010110000011001011011010110011111100101101000110011011010110110110110110001111101101111110000011100011111110111001111001101110100000000消隐01110110000000消隐01111000000000消隐01111010000000消隐01111100000000消隐01111110000000消隐111锁 存锁存注：消隐即数码管各LED全暗。锁存即数码管的显示

11、不再改变。图3-7 CD4511驱动一位LED数码管abcdefgABCDLTBILEVDD+5VVSSVDDRLED数据输入CD4511若用实验箱，一般实验装置上已完成了译码器CD4511和数码管BS202(或5011)之间的连接。实验时，只要接通+5V电源和将十进制的BCD码接至译码器的相应输入端A、B、C、D即可显示09的数字。四位数码管可接受四组BCD码输入。CD4511与LED数码管连接如图3-7所示。三实验设备与器件1+5V直流电源2双踪示波器3连续脉冲源4逻辑电平开关5逻辑电平显示器6拨码开关组(编码器)7译码显示器874LS1382、74LS00一块，74LS04一块。四实验预

12、习要求1复习有关译码器和分配器的原理。2根据实验任务，画出所需的实验线路及记录表格。五实验内容1数据拨码开关(实验箱上编码器)的使用（只需观察，不必记录）将实验装置上的“编码器”某组拨码开关的输出D、C、B、A分别接至“译码显示”部分的D、C、B、A，接上+5V电源，然后按功能表3-2输入的要求揿动四个数码的增减键(“+”与“-”键)，观测“编码器”拨码盘上的数字与LED数码管显示的对应数字是否一致，若正常则“译码显示”部分工作状态正常。274LS138译码器逻辑功能的测试将译码器使能端S1、及地址端A2、A1、A0分别接至“逻辑电平产生电路”的输出口，八个输出端依次连接在“逻辑电平显示电路”

13、的八个输入口上，拨动“逻辑电平产生电路”的开关，按表3-1逐项测试74LS138的逻辑功能，并把结果填写在“实验原始数据记录”步骤1的表1中。3用74LS138构成时序脉冲分配器实验要求为：由74LS138组成的分配器输出端的信号与CP输入信号同相。参照图3-2及其实验原理，令时钟脉冲CP的频率约为10kHz。令分配器的地址端A2、A1、A0为某一值（地址值自定），用示波器观察和记录与地址相对应的某一YX端的输出波形，注意输出波形与CP输入波形之间的相位关系。注：此处要使用示波器的双线功能，一路观察CP波形，一路观察输出波形。把CP与某YX端的波形画在“实验原始数据记录”步骤2的表2中。4用两

14、片74LSl38组合成一个4/16线译码器，并进行逻辑功能的测试，把测试的数值填写在“实验原始数据记录”步骤3的表3中。5利用74LS00（与非门）和74LS04（非门）搭建一个如图38所示的2/4线译码器，通过填写真值表验证其逻辑功能（真值表自行设计并把表置在“实验原始数据记录”步骤4中）。&111&1&1&1Y0A1A0Y1Y2Y3图3-8六实验报告1画出实验线路，把观察到的波形画在坐标纸上，并标上对应的地址码。2填写各表格，对实验数据进行分析、讨论，并做出结论。实验原始数据记录步骤1：74LS138逻辑功能验证表1输 入输 出S1S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y71000010001100101001110100101011011010111步骤2：绘出其中一个输出端的波形。表2地址输入码波形记录A2A1A0=CP与地址相对应输出端YX=步骤3：验证416线译码器的逻辑功能。表3地址码输 出D3D2D1D0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y150000000100100011010001010110011110001001101010111100110111101111步骤4：验证2/4译码器的逻辑功能。表4（自行设计验证译码器的真值表）-