基于fpga的usb3.0物理层数字电路研究与设计-王向阳.docx

《基于fpga的usb3.0物理层数字电路研究与设计-王向阳.docx》由会员分享，可在线阅读，更多相关《基于fpga的usb3.0物理层数字电路研究与设计-王向阳.docx（63页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、单位代码： 10359 密级： 公开 学 号： 2014170633 分类号： TP334.7 Hefei University of Technology 硕士学位论文 MASTERS DISSERTATION 论文题目： 基于 FPGA的 USB3.0物理层 数字电路研究与设计 学位类别： 专业硕士 专业名称： _ 集成电路工程 作者姓名： _ 王向阳 _ 导师姓名： _ 解光军教授 完成时间： - _ 2017年 4月 万方数据 会 API T |/ 卡学 口 Y3196162 工程硕士学位论文 基于 FPGA的 USB3.0物理层数字电路研宄 与设计 作者姓名： _ 王向阳 指导教师：

2、 _ 解光军教授 专业名称： 集成电路工程 研宄方向： _ SoC设计 2017年 4月 万方数据 A Dissertation Submitted for the Degree of Master Research and design of USB3.0 physical layer digital circuit based on FPGA By Wang Xiangyang Hefei University of Technology Hefei, Anhui, P.R. China April, 2017 万方数据 合 肥 工 业 大 学 本论文经答辩委员会全体委员审查，确认符合合肥

3、工业大 学专业硕士学位论文质量要求。 答辩委员会签名（工作单位、职称、姓名 ) 主席 : 安徽大学教授 委员： 合肥工业大学教授 合肥工业大学 合肥工业大学 合肥工业大学 导师： 教授 4 副研宄员 副教授 万方数据 学位论文独创性声明 本人郑重声明：所呈交的学位论文亭本人在导师指导下进行独立研究工作所 取得的成果。据我所知，除了文中特别加以标注和致谢的内容外，论文中不包含 其他人己经发表或撰写过的研究成果，也不包含为获得 合肥工业大学 或其 他教育机构的学位或证书而使用过的材料。对本文成果做出贡献的个人和集体， 本人己在论文中作了明确的说明，并表示谢意。 学位论文中表达的观点纯属作者本人观点

4、，与合肥工业大学无关。 学位论文作者签名： 孩 pg 签名日期：年 # 月 “ 曰 学位论文版权使用授权书 本学位论文作者完全了解 合肥工业大学 有关保留、使用学位论文的规 定，即：除保密期内的涉密学位论文外，学校有权保存并向国家有关部门或机构 送交论文的复印件和电子光盘，允许论文被查阅或借阅。本人授权 合肥工业大 曼 _可以将本学位论文的全部或部分内容编入有关数据库，允许采用影印、缩印 或扫描等复制手段保存、汇编学位论文。 (保密的学位论文在解密后适用本授权书 ） 学位论文作者签名 :玉句和 签 名 曰 期 ： 如 丨 7 年曰 论文作者毕业去向 工作单位： 联系电话： 通讯地址： 指导教师

5、签名： 签名日期 ： 年今月以日 E-m ail： 由 I破编码 : 万方数据 致谢 转眼间研究生生涯即将要画上句号，写论文之前，思绪如潮，心中感慨万千， 这两年多的点点滴滴仿佛就在昨日。考上研宂生是我求学生涯的重要转 折点，也 是我人生中的丰富篇章。从初试复试到最后录用，我感到万分的幸运与感激。在 研宄生的这段时间，我结识了很多老师，同学以及朋友，在很多时候得到了大家 的悉心指导和真诚的帮助，在此向帮助过我的老师、学长、同学、家人和朋友表 达我最真诚的感谢。 - 最先，我要感谢的是我的导师解光军教授。在我攻读硕士学位的期间，解老 师给了我很多理论学习和课题研究上的帮助，让我在研究生生涯里能够

6、认清自己 的前进方向，解老师也为我们提供了很好的科研环境和学习条件。另一方面，解 老师作为教授自身知识渊博，治学严谨，在纳米电路与系统和集成电路方面有很 深的造诣。解老师对工作孜孜不倦的精神和平易近人的性格也给我们留下了深刻 的印象，深深地影响了我，让我除了学习之外学习到了更多的东西。 其次，我要感谢杨依忠老师。在研究生学习生涯期间，很多时候都是杨老师 带领我们做项目，在写论文期间也给了我很好的思路。在实验的过程中，杨老师 也是悉心教导，诲人不倦。同时，杨老师在自身领域的研究和探索精神也深深鼓 舞着我和我的伙伴们。 再者，我要感谢实验室的小伙伴们。我很高兴自己能在硕士攻读期间认识到 这么 多胸

7、怀大志而且容易相处的学长和同学。他们为人热情，乐于助人，治学认 真，勇于探索。在学习和生活上，他们给了我很多无微不至的关怀。 特别要感谢的是我的家人，为了我能够安心读研，他们在物质上、精神上始 终默默的支持和鼓励着我，他们对我的殷切期望，对我的关怀是我前进过程中源 源不断的动力，也给了我不断前进不惧一切艰难险阻的勇气。 我还要感谢所有我遇见的人，在我的人生道路上，是你们给了我人生丰富的 经历。在工大求学三载，很多陌生人给了我生活经历，促使我不断成熟并且趋于 理性看待处理问题。 最后要感谢答辩组的各位老师 ，你们是学校的科研中坚力量，对我们的教育 让我们收获颇多。由于本人学术能力有限，所以在论文

8、中肯定存在很多不足之处 和错误的理解，恳请各位老师能够指正错误，不吝赐教，我会在以后的学习中不 断完善自己。 作者：王向阳 2017年 3月 15日 万方数据 摘要 随着通信行业的飞速发展，数据传输的速度要求也越来越高。原先 480Mbps的 USB2.0传输速度己经不能满足数据传输的需求，于是传输速度 5Gbps 的 USB3.0 应运而生。 USB3.0 Promoter Group 是由微软、惠普、 Intel、 NEC、 ST-NXP、 德州仪器等 IT行业巨头组成的，该组织于 2008年宣布制定的新一代 USB3.0标准已经顺利完成并且公开发布了。 USB3.0无论在传输速度还是在性

9、能 方面都有非常大的提升。 论文详细介绍了 USB3.0物理层数字电路模块的划分以及相应模块的的原 理，功能和详细的电路设计，最后运用 Verilog硬件语言编写相应代码，并完成 功能仿真。 论文研究 IEEE指定的 USB3.0的详细标准规范，主要针对第六章物理层的 相关知识进行学习和研宄。并在研宄的过程中对数字模块进行电路设计，首先对 于物理层和数字链路层数据传输进行分析，然后具体对 8B/10B编码器和解码器 模块， K28.5检测模块，接收状态检测模块，弹性缓冲器模块进行数字电路设计， 最后运用 Verilog硬件语言描述，运用 QuatursII开发工具进行功能仿真。 论文依据 US

10、B3.0标准规范，基于 FPGA分别按要求实现各个模块的数字电 路设计。仿真结果显示基本能够完成目标要求。 关键词 :FPGA; USB3.0;物理层；数字电路；功能仿真 万方数据 II ABSTRACT With the fast development of communication industry, the requirement of speed of data transmission is becoming higher and higher5so the original 480Mbps USB2.0 transmission speed has been unable to

11、 meet the demands of current data transmission and USB3.0 has been proposed which transmission speed can reach 5Gbps.USB 3.0 Promoter Group which composed by Intel, Microsoft, HP, TI, NEC, ST-NXP and other IT industry giants announced that a new generation of USB 3.0 standard has been officially com

12、pleted and public released on 2008.USB 3.0 has a very big improvement about both the transmission speed and performance. This paper introduces the division of USB3.0 physical layer digital circuit module and the principle, function and detailed circuit design of the digital circuit design. And at la

13、st,I use the hardware language which named Verilog to write the corresponding code of some digital circuit modules and complete the timing function simulation. The paper studies the detailed standards and specifications of USB 3.0 Which specified by the IEEE. The paper mianly studies and researches

14、the relevant knowledge of the physical layer on chapter six of USB 3.0 specification and in the process of research, the digital module is designed.At first5the data transmission between physical layer and digital link layer has been analyzed.Then, it is about the digital circuits design of the 8B/1

15、0B encoder and decoder module, the K28.5 detection module, the receiving state detection module and the elastic buffer module.Finally,Verilog hardware language is used to write codes and functional simulation has been done with the development tools QuatursII. According to the USB3.0 standard, the d

16、igital circuit design of each module is realized based on FPGA.The simulation results show that the design can achieve the target. Keywords: FPGA;USB 3.0;physical layer;digital circuitsimulation 万方数据 HI 绪论 . 1 1.1课题背景 . 1 1.2 USB3.0国内外研宄现状 . 3 1. 3 FPGA的相关综述 . 4 1. 4硬件描述语言概述 . . 6 1.5论文的主要内容及章节安排 .

17、8 1.5.1论文主要研宄内容 . 8 1.5. 2论文主要章节安排 . ,.8 第二章 8B/10B编码器和解码器设计 . 10 2.1引言 . 10 2. 2 8B/10B编码原理 . 10 2.3. 1编码器数字电路设计 . 15 2. 4 8B/10B解码器设计 . 18 2. 5本章小结 . 21 第三章 USB3.0中的弹性缓冲器设计 . 22 3.1引言 . 22 3.2弹性缓冲器的原理 . 22 3.2.1 USB3.0数据的传输过程 . 22 3. 2. 2 USB 3. 0中弹性缓冲器的工作区域 . 23 3. 2. 3 USB3. 0中弹性缓冲器的弹性缓冲容量 . 24

18、3.3弹性缓冲器设计 . 24 3.3.1设计方案 . 24 3. 2. 3 USB3. 0中弹性缓冲器设计原理 . 25 3. 3. 4异步 FIFO设计 . 27 3. 3. 5异步 FIFO与弹性缓冲器的异同 . 28 3. 3. 6弹性缓冲器设计 . 29 3.4本章小结 . 30 第四章符号检测与并串串并转换电路设计 . 31 4.1引言 . 31 4.2 K28.5检测模块 . 31 4. 2.1 K28. 5检测模块的作用 . .31 4. 2. 2 K28. 5检测模块设计 . 31 4. 2. 3 K28_ 5检测模块相应代码的编写 . 33 4. 3 ReceiverSta

19、tus 模块 . ： . 34 4. 3. 1 ReceiverStatus 模块的作用 . 34 4. 3. 2 ReceiverStatus 模块的设计 . 35 4. 4串并转换电路和并串转换电路设计 . 35 4.4.1串转并电路设计 . : . 35 4. 4_ 2并转串电路设计 . 36 4. 5本章小结 . 37 第五章基于 FPGA的 64B/66B编解码设计与实现 . 38 万方数据 IV 5.1引言 . 38 5. 2 64B/66B编码和解码规则 . 38 5.2.1 概述 . . * . . . 38 5.2.2 IEEE802.3ae 标准解读 . 39 5. 3 64B/66B编码器设计 . 41 5.3.1编码器设计 . 41 5. 3. 2编码器的改进 . 41 5.3.3编码器时序仿真 . 42 5. 4 64B/66B解码器设计 . 42 5. 5本章小结 . 44 第六章总结与展望 . 45 6.1文章工作的总结 . 45 6.2展望 . 46 参考文献 . 47 攻读硕士学位期间的学术活动及成果情况 . 50 万方数据 v