2022年正弦信号发生器设计 .pdf

《2022年正弦信号发生器设计 .pdf》由会员分享，可在线阅读，更多相关《2022年正弦信号发生器设计 .pdf（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、个人收集整理仅供参考学习1 / 5 正弦信号发生器设计方案1 引言为了精确地输出正弦波、调幅波、调频波、PSK 及 ASK 等信号，并依据直接数字频率合成 (Direct Digital FrequencySvnthesizer，简称 DDFS) 技术及各种调制信号相关原理，设计了一种采用新型DDS 器件产生正弦波信号和各种调制信号的设计方法。采用该方法设计的正弦信号发生器已广泛用于工程领域，且具有系统结构简单，界面友好等特点。资料个人收集整理，勿做商业用途2 系统总体设计方案图 1 给出系统总体设计方框图，它由单片机、现场可编程门阵列(FPGA) 及其外围的模拟部分组成。在FPGA 的内部数

2、字部分中，利用FPGA 内部的总线控制模块实现与键盘扫描、液晶控制等人机交互模块的通信，并在单片机与系统工作总控制模块之间的交互通信中起桥梁作用。 系统工作总控制可统一控制各个时序模块；各时序模块用于完成相应的控制功能。在模拟部分中，利用无源低通滤波器及放大电路，使AD9851 型 DDS 模块的输出信号成为正弦波和FM 调制信号；再利用调幅电路， 使 FPGA 内部 DDS 模块产生的信号与AD9851输出的载波信号变为调幅信号，同时在基带码控制下通过PSK/ASK调制电路得到PsK 和ASK 信号。最后，各路信号选择通道后，经功率放大电路驱动50负载。资料个人收集整理，勿做商业用途3 理论

3、分析与计算31 调幅信号调幅信号表达式为：式中： 0t ，t 分别为调制信号和载波信号的角频率；MA为调制度。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 5 页个人收集整理仅供参考学习2 / 5 令 V(O)=Vocos(0t) ，V()=MAcos(t) ，则 V(t)=V(O)+V(O)V( ) 。故调幅信号可通过乘法器和加法器得到；通过改变调制信号V() 的幅值改变MA ，V() 的范围为 01l V ，MA对应为 10100。资料个人收集整理，勿做商业用途32 调频信号采用 DDS 调频法产生调频信号， 具体实现方法： 通过

4、相位累加器和波形存储器在 FPGA 内部构成一个 DDS模块，用于产生 1 kHz 的调制信号。其中，波形存储器的数据即为调制信号的幅度值。 将这些表示幅度值的数据直接与中心频率对应的控制字相加， 即可得到调频信号的瞬时频率控制字，再按调制信号的频率切换这些频率控制字，即可得到与DDS 模块输出相对应的调频信号。资料个人收集整理，勿做商业用途33 PSK和 ASK信号ASK信号是振幅键控信号，可用一个多路复用器实现。当控制信号为1 时，选择载波信号输出； 当控制信号为 0 时，不选择载波信号输出； 当控制信号由速率为 10 Kbs 的数字脉冲序列给出时，可以产生ASK信号。 PSK信号是移相键

5、控信号，这里只产生二相移相键控，即BPSK 信号。它的实现方法与ASK基本相同，只是在控制信号为0 时，选择与原载波信号倒相的输出信号，该倒相信号可由增益倍数为 l 的反相放大电路实现。资料个人收集整理，勿做商业用途4 主要功能电路设计图 2 给出调幅电路。 它采用 ADI 公司的乘法器 AD835实现。该器件内部自带加法器，可直接构成调幅电路。图3 给出 PSK ASK电路。它主要由多路复用器和移相器构成。其中，移相器采用Maxim公司的高速运算放大器MAX477 所构成的反相放大电路实现，多路复用器采用ADI 公司的 AD7502 。当两条通道选择控制线A1AO 为 ll时，输出原信号；当

6、 A1A0为 00 时，输出原信号的反相信号；当A1A0为 01 时，无信号输出。 这样只要 FPGA 按固定速率通过 Al 和 AO两条控制线给出基带序列信号，就能相应输出PSK和 ASK信号。资料个人收集整理，勿做商业用途FPGA 内部 DDS调频电路由分频器、累加器、ROM 和 AD985l 时序控制电路构成。分频器用于得到 20 kHz的信号，作为 AD985l控制字的切换频率； ROM 中存储了1 kHz 的正弦波表，接收累加器给出的控制字切换信号，同时向AD985l 时序控制模块发送频偏控制字；AD985l 时序控制电路根据中心频率并结合频偏控制字精选学习资料 - - - - -

7、- - - - 名师归纳总结 - - - - - - -第 2 页，共 5 页个人收集整理仅供参考学习3 / 5 向 AD985l 器件发送频率控制字，以实现DDS 调频。资料个人收集整理，勿做商业用途功率放大电路由 ADI 公司的高速运算放大器AD811和 T1公司的缓冲器 BUF*构成，如图 4 所示。AD8ll 采用同相放大器接法，将输入信号放大到电压峰峰值为 6 V；后级缓冲电路用于提供足够的输出电流，使负载的输出电压峰值稳定在6 V。由于 AD81l 的输出电流较大，所以在AD811与缓冲器之间串接了一只l k的电阻用于限流。电路调试时发现输出高频信号有衰减。经过分析获知，主要原因在

8、于后级缓冲器有8 pF 的等效输入电容 ( 见图 4 中虚线 )，该电容影响电路的高频响应。于是在 AD811 输出与 BUF* 输入之间接入了一只 330nF的补偿电容，补偿后的电路高频响应效果良好。资料个人收集整理，勿做商业用途5 系统软件设计该系统软件采用结构化和层次化的设计方法。前者指相应的基本功能模块利用底层处理该系统较好地完成了预期的各项功能和指标。正弦波的输出频率范围为精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 5 页个人收集整理仅供参考学习4 / 5 l kHz10 MHz ， 在其内频率稳定度为104； 调频波的输

9、出频率范围为100 kHz10 MHz ，在其内最大频偏可分为5 kHz10 kHz二级程控调节；调幅波的输出频率范围为l10 MHz，在其内调制度可在10100之间程控调节，且步进为10；ASK及 PSK信号则通过移相电路和多路复用器的结合，在FPGA 给出的基带序列信号控制下产生。 （国外电子元器件作者：马海洋，曾真，徐广嵌）资料个人收集整理，勿做商业用途该系统测试主要由高频毫伏表、频率计、示波器完成。其中，高频毫伏表测试输出信号峰值；频率计测试输出信号的频率；示波器用于测试正弦波、调幅波、调频波、 PSK以及 ASK等信号波形。这里选取1 kHz，lO kHz ，100 kHz，l MH

10、z和 10 MHz这 5 个频率点对正弦信号发生器进行测试，将实际频率与预置频率相比较，得到各频率点的相对误差均小于005。其中 100 kHz 和 10 MHz处的相对误差小于 002；5 个频率点所对应正弦信号的电压峰值分别为628 V，625 V，610 V，590 V，560 V。资料个人收集整理，勿做商业用途整个程序以按键中断为主线，分为正弦波、调幅波、调频波、键控波4 种输出模式和1 个复位模式。在不同的模式下分别执行相应的子程序，最后分别向FPGA 写入相应的控制字。资料个人收集整理，勿做商业用途模块功能。最后由主程序调用全功能模块构建系统。图5 给出程序流程图。子程序所处理的数

11、据， 向上层全功能模块提供处理后的数据；后者指利用前者的接口完成该模块功能。 最后由主程序调用全功能模块构建系统。图 5 给出程序流程图。资料个人收集整理，勿做商业用途整个程序以按键中断为主线，分为正弦波、调幅波、调频波、键控波4 种输出模式和 1 个复位模式。在不同的模式下分别执行相应的子程序，最后分别向 FPGA写入相应的控制字。资料个人收集整理，勿做商业用途6 测试数据该系统测试主要由高频毫伏表、频率计、示波器完成。其中，高频毫伏表测试输出信号峰值；频率计测试输出信号的频率；示波器用于测试正弦波、调幅波、调频波、 PSK以及 ASK等信号波形。这里选取1 kHz，lO kHz ，100

12、kHz，l MHz和 10 MHz这 5 个频率点对正弦信号发生器进行测试，将实际频率与预置频率相精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 5 页个人收集整理仅供参考学习5 / 5 比较，得到各频率点的相对误差均小于005。其中 100 kHz 和 10 MHz处的相对误差小于 002；5 个频率点所对应正弦信号的电压峰值分别为628 V，625 V，610 V，590 V，560 V。资料个人收集整理，勿做商业用途7 结语该系统较好地完成了预期的各项功能和指标。正弦波的输出频率范围为l kHz10 MHz ， 在其内频率稳定度为104； 调频波的输出频率范围为100 kHz10 MHz ，在其内最大频偏可分为5 kHz10 kHz二级程控调节；调幅波的输出频率范围为l10 MHz，在其内调制度可在10100之间程控调节，且步进为10；ASK及 PSK信号则通过移相电路和多路复用器的结合，在FPGA 给出的基带序列信号控制下产生。（国外电子元器件作者：马海洋，曾真，徐广嵌）资料个人收集整理，勿做商业用途精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 5 页