第15章.高级验证技术教学课件PPT.ppt

《第15章.高级验证技术教学课件PPT.ppt》由会员分享，可在线阅读，更多相关《第15章.高级验证技术教学课件PPT.ppt（26页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、完整版教学课件完整版教学课件第15章.高级验证技术EDA技术与Verilog HDL语言第十五章 高级验证技术Page 3本章学习目标本章学习目标 定义传统验证流程的各个组成部分。定义传统验证流程的各个组成部分。 理解体系结构建模的概念。理解体系结构建模的概念。 解释高层次验证语言（解释高层次验证语言（HVL）的使用方法。）的使用方法。 介绍各种不同的高效仿真技术。介绍各种不同的高效仿真技术。 解释分析仿真结果的各种方法。解释分析仿真结果的各种方法。 描述覆盖技术。描述覆盖技术。 理解断言检查技术。理解断言检查技术。 理解形式化验证技术。理解形式化验证技术。 描述半形式化验证技术。描述半形式化

2、验证技术。 定义等价性检查。定义等价性检查。Page 415.1 传统的验证流程传统的验证流程 先要对芯片体系结构进行设计说明。为了制定一个合理的体系结构设计方案，需要对整体结构的各种方案进行分析，以便选出最优的体系结构。这一般是通过对设计的体系结构模型进行仿真来完成的。设计说明在这一步骤结束时完成。 设计说明准备好以后，根据该说明创建一个功能测试计划。这个测试计划构成了功能验证环境的基本框架。根据这个测试计划，对使用Verilog HDL描述的待测设计（Design- Under-Test，即DUT）施加测试向量。需要在功能测试环境中施加这些测试向量。目前有许多种工具可以生成和使用这些测试向

3、量。这些工具也可以高效率地生成测试环境。 DUT在传统的软件仿真器中仿真（DUT通常由逻辑设计工程师完成，由验证工程师对其进行仿真）。 然后分析输出结果，并与预期结果进行对比。这个步骤可以通过使用波形观察器和调试工具手工完成。也可以通过测试环境，自动检查DUT的输出方式或者使用诸如Perl等语言分析日志文件的方式自动完成这种分析。另外，对代码覆盖率进行分析可以保证对设计进行全面验证，以满足验证目标。如果输出与预期结果完全匹配，并且满足了覆盖目标，则验证工作是完整的。 此外还可以采取一些其他步骤来减少将来重复设计的风险。这些步骤包括硬件加速、硬件仿真以及基于断言的验证。Page 515.1 传统

4、的验证流程（续）传统的验证流程（续）Page 615.1.1 体系结构建模体系结构建模 本阶段实际上是结构工程师对设计体系结构所做的一种探索，通常是使用C或C+来描述的，现在又出现了systemC和systemverilog。Page 715.1.2 功能验证环境功能验证环境 对芯片功能的验证可以分为以下三个阶段： 模块级验证。模块级验证。模块级验证通常是由模块的设计者进行的，设计和验证都使用Verilog完成。在这个阶段将会运行大量简单的测试案例，目的是保证该模块可以很好地与其他功能块集成在一个芯片上。 全芯片验证。全芯片验证。全芯片验证的目的在于保证功能测试计划中描述的整个芯片的所有测试目

5、标全部都能被覆盖。 扩展验证。扩展验证。扩展验证的目标是发现设计中所有“角落”里的错误。由于测试向量集不能预先确定，并且可能延续到版图设计阶段，因此这个阶段相对较长。 Page 815.1.2 功能验证环境（续）功能验证环境（续） 典型功能验证环境测试平台（testbench）由HDL过程组成，它们把数据写入DUT或者从DUT读取数据。只对（设计的）功能测试计划中描述的特定功能进行测试，测试时顺序调用测试平台中的过程，手工把选定的输入激励施加到DUT并检查结果。 测试模块因设计可控制性的减少而变得更困难、更耗时。内部设计状态的可观察性的减少而验证变得困难。测试模块变得难以理解和维护。对有限的人

6、手来说，有太多的“角落”情况要测试。没有代码共享，创建和维护多个环境变得很困难Page 915.1.2 功能验证环境（续）功能验证环境（续） 在基于HVL的方法中，验证的各部件在HVL仿真器中仿真，DUT由Verilog仿真器仿真。HVL仿真器和Verilog仿真器交互提供数据，产生仿真结果。下图展示了这种交互的一个示例。HVL仿真器和Verilog仿真器作为两个独立的进程运行，并且通过Verilog PLI接口进行通信。HVL仿真器主要负责所有的验证部件，包括测试生成、输入驱动器、输出接收器、数据检查器、协议检查器和覆盖分析器。Verilog仿真器负责仿真DUT。Page 1015.1.3

7、仿真仿真 有三种方式可以对设计进行仿真：软件仿真软件仿真、硬件加速和硬件仿真硬件加速和硬件仿真。 软件仿真软件仿真 软件仿真一般用于运行基于Verilog HDL的设计。软件仿真器运行在普通计算机或者服务器上，读入Verilog HDL代码并在软件中仿真其行为。当设计超过一百万门时，软件仿真耗费的时间开始大幅度地增加，变成了验证过程中的瓶颈。因此，出现了各种各样的仿真加速技术。其中的两项技术，硬件加速（Hardware Acceleration）和硬件仿真（Hardware Emulation）也应运而生。Page 1115.1.3 仿真（续）仿真（续） 硬件加速硬件加速 在功能验证和扩展验证

8、阶段，硬件加速用于加速现有的仿真，运行冗长的随机事务序列。在该技术中，基于Verilog HDL的设计被映射到可重配置的硬件系统。设计在硬件系统上仿真，产生仿真结果，通常可以把仿真速度提高两到三个数量级。 硬件加速可以基于FPGA或者基于处理器。仿真被分为两部分，其一为软件仿真器，仿真不可综合的Verilog HDL代码；其二为硬件加速器，仿真所有可综合的代码。 可以用Verilog仿真器或HVL仿真器验证部件。仿真器和硬件加速器交互提供数据，产生结果。 硬件加速器可以把仿真时间从大约数天减少为数小时，因此可以大大缩短验证时间。然而，它们价格昂贵，并且需要大量的建立时间。另一个缺点是它们通常需

9、要很长的编译时间，这意味着只对很长的回归（regression）仿真非常有用。因此，小规模设计还是把软件仿真作为仿真技术的首选。 Page 1215.1.3 仿真（续）仿真（续）Page 1315.1.3 仿真（续）仿真（续） 硬件仿真硬件仿真 硬件仿真（Hardware Emulation）又称在电路仿真（In-Circuit Emulation）或在线仿真，是在实际系统软件的真实环境中对设计进行验证的过程。硬件仿真一般用在扩展验证阶段，因为该阶段的验证需要系统已经非常稳定。 硬件仿真的一个主要优点是软硬件的集成可以在实际的硬件出现之前就进行，从而缩短了开发周期。通过运行实际的软件，在软件仿

10、真环境中难以建立的条件也能被测试到。 在设计上运行真实的系统是一个重要的验证步骤，通过该步骤可以减少出错概率和减少设计反复次数。但是，软件仿真器和硬件加速器不能用于该目的，因为它们速度太慢，并且与真实的系统没有必需的连接机制（hook）。例如，在软件仿真器上启动设计项目的UNIX操作系统进行仿真，可能需要花费许多年的运行时间，而采用硬件仿真则可以在数小时之内启动UNIX。 硬件仿真是一种与真实情况非常接近的仿真，应用软件可以在与真实电路几乎完全一样的条件下运行，与在实际芯片中运行应用软件没有差别。应用软件并不能察觉到它实际上是在仿真器上运行的，而不是在真实的芯片上运行的。 硬件仿真器一般运行在

11、MHz速度量级上，它们的价格非常昂贵并且需要很长的配置时间。因此，小规模设计还是把软件仿真作为仿真技术的首选。 Page 1415.1.3 仿真（续）仿真（续）Page 1515.1.4 分析分析 传统验证流程中的一个重要步骤是设计分析，为了分析数据值和数据协议的正确性，可以采用许多种方法，如： 1波形观察器用于观察转储文件。设计者以图形方式查看由各种不同的测试过程产生的转储文件，确保数据值和数据协议都正确。 2日志文件包含仿真运行的记录。设计者查看各种不同的测试日志文件，基于仿真信息判断数据值和数据协议的正确性。 这些方法每次测试完成运行，设计者都不得不人为地检查转储文件和日志文件。建议把测

12、试环境创建成可以自我检查的。需要为自我检查测试环境创建两个部件： 1数据检查器数据检查器.数据检查器比较仿真的每一个输出值，与预期的输出值相对照，并快速检查该值。如果存在不同之处，仿真可以立刻停止，输出错误信息。如果没有错误信息，就认为成功地完成了仿真。通常用记分板来实现数据检查器。记分板通常用来提示某事务已经完成并核查和记录数据是否已在适当的接口接收。记分板要确保即使在符合协议的情况下，DUT中的数据也不会丢失，还要确保接收数据正确. 2协议检查器协议检查器.协议检查器快速地检查每个输入和输出接口是否满足数据协议。如果违反了协议，仿真可以立即停止，并显示错误信息。如果没有错误信息，就认为成功

13、地完成了仿真。Page 1615.1.5 覆盖覆盖 结构覆盖结构覆盖 结构覆盖处理Verilog HDL代码的结构，汇报什么时候已经覆盖到结构的关键部分。目前有3种主要类型的结构覆盖： 1代码覆盖代码覆盖。代码覆盖的基本假设是未经测试的代码可能存在潜在的错误。然而，代码覆盖只是检查RTL代码做得如何好，到什么程度，而不是测试设计的功能。代码覆盖不汇报验证是否完成，只是报告验证还不完全，直到代码覆盖达到100%为止。因此，代码覆盖虽然有用，但它不是一个完整的衡量标准。 2翻转覆盖翻转覆盖。这是一种最古老的覆盖测量，在历史上用于制造业的测试。翻转覆盖监视仿真期间翻转的逻辑位。如果某一位没有从0到1

14、或者从1到0翻转，它就没有得到充分的验证。翻转覆盖不能确保验证的完整性。它不能保证特定的、代表高层次功能的位翻转序列已经出现。翻转覆盖不能缩短验证过程。当工程师试图翻转某个根据设计规范不应该翻转的位时，它甚至可能延长验证过程。翻转覆盖是非常低层次的覆盖，把特定位与高层次测试计划项目关联起来是非常繁琐的。 3分支覆盖分支覆盖。分支覆盖检查控制流程中所有可能的分支是否都测试过了。这种覆盖程度的度量是必要的，但不是充分的。Page 1715.1.5 覆盖覆盖 功能覆盖功能覆盖 功能覆盖从系统的角度检查设计。功能覆盖确保所有合法的输入激励值在任何时刻的任意组合都已经被测试过。此外，功能覆盖也能提供有限

15、状态机的覆盖测试，包括状态和状态转移。 可以通过在RTL代码中插入覆盖点，或者用断言语句实现覆盖的方式来增强功能覆盖的测试程度。例如，当收到一个中断或者内部的FIFO满时，判断是否所有事务都已测试完毕。通过这种方式，增强了功能覆盖程度的度量。Page 1815.2 断言检查断言检查 黑盒验证与白盒验证 黑盒验证，即验证只需要依赖于系统的输入和输出关系。 白盒验证，即需要使用设计的内部结构信息才能进行验证。 断言检查是一种白盒验证形式，它需要使用设计的内部结构信息。断言检查器的主要目的是提高可观察性。断言是表示设计者预期行为的语句。有两种类型的断言： 1. 时间断言描述信号之间的时序关系。 2.

16、 静态断言描述信号的属性，不是真，就是假。 Page 1915.2 断言检查（续）断言检查（续） RTL代码综合时，插入的断言并不会影响电路元件的生成结果；插入的断言通常被看成是逻辑综合的注释。下图说明了基于FIFO的接口设计何处可插入断言。Page 2015.2 断言检查（续）断言检查（续） 基于断言的验证（Assertion-Based Verification，即ABV）具有如下优点： 1ABV提高了可观察性，ABV能够把发现有问题的源代码段落隔离开来。 2ABV提高了验证效率，减少了参与调试过程的工程师的数量。检查工具发现问题以后，工程师能够及时得到通知，这样使得工程师不必花费数小时去

17、查看波形和日志文件，便能很快找到错误的源头，从而节约测试时间，大大加快调试过程。Page 2115.3 形式化验证形式化验证 著名的白盒验证方法是一种形式化验证，这种方法用数学方法来证明设计的断言或者属性（property）是否正确。通常必须了解设计结构行为的详细信息才能编写出有用的、值得证明的属性。因此，人们可以不需要进行仿真就能证明设计是否正确。形式化验证还可以用来在RTL实现开始之前，证明设计结构的说明是完全合理的。 形式化验证工具通过试探操纵（manipulate）一个设计的所有可能工作路径来证明设计属性是否正确。所有输入的改变必须遵循合法的行为约束。位于接口的断言所起的作用是给形式化

18、验证工具制定一个约束，规定合法输入行为的范围。然后做出努力以期证明RTL代码中的断言是真的，还是假的。若对输入的约束规定得太宽松，则形式化验证工具可能生成依赖于非法输入序列的反例，这些输入不可能在设计中发生。若约束规定得太严格，则在形式化验证工具尚未试探遍历所有可能的行为时，便错误地报告设计已经被“证明”。 Page 2215.3 形式化验证（续）形式化验证（续） 形式化验证工具以穷尽的方式搜索一个设计，所以它们只能运行在尺寸有限的设计上。通常，超过10 000个门以后，完全的形式证明变得非常困难，工具的计算时间和内存消耗也大大增加。 在形式化验证工具上的这种限制不是基于代码行数的，而是基于需

19、要证明的断言和设计结构的复杂度的。限制在于算法从种子状态（形式化验证工具通常使用复位状态作为种子状态）到结束状态所需的时钟周期数目。 Page 2315.3.1 半形式化验证半形式化验证 半形式化验证把传统的使用测试向量的验证流程与形式化验证的强大功能和验证的彻底性结合在一起。半形式化验证技术具有下列特点： 1半形式化方法补充了测试向量的仿真，而并不是代替它。 2嵌入的断言检查定义了形式化方法的目标属性。 3嵌入的断言检查定义了输入约束。 4半形式化方法从仿真到达的状态开始以穷尽的方式搜索有限的状态空间，因此，它尽可能地增大了仿真的影响；搜索被限制在仿真所到达状态周围的特定点。Page 241

20、5.3.2 等价性检查等价性检查 RTL设计经过逻辑综合工具处理后转换成了门级网表，再经过布局和布线工具处理后用具体的物理器件加以实现，因此很有必要检查这些实现是否满足原始RTL设计的功能。一种方法是再次运行仿真工具，用RTL验证中使用的所有测试向量，分别对门级网表和物理器件实现进行测试。然而这种方法非常耗时，非常冗长乏味。另一种是采用等价性检查解决这个问题。Page 2515.4 小结小结 传统的验证流程包含基于测试向量的方法。人们已开发了一个体系结构模型来分析设计的各种方案。一旦设计确定下来，就用测试向量通过仿真来验证它。然后分析结果，测量覆盖率。如果分析满足验证目标，就认为设计通过了验证

21、。 体系结构工程师使用体系结构建模进行设计空间搜索。在初始的模型中一般不会包含详细的设计行为，除非是做出初期设计决策所必需的。体系结构建模语言适用于建立体系结构模型。 功能验证环境通常包含测试向量生成器、输入驱动器、输出接收器、数据检查器、协议检查器和覆盖分析器。高层次验证语言（HVL）可以高效率地创建和维护这些环境。 软件仿真器是最流行的Verilog HDL设计仿真工具。硬件加速器把仿真速度提高了几个数量级。硬件仿真器以兆赫以上的速度运行，用硬件仿真器运行应用软件程序时就好像这些软件运行在实际的芯片上一样。Page 2615.4 小结（续）小结（续） 波形和日志文件是最通用的分析仿真输出的

22、方法。想要实现高效率的分析，建立自动数据检查器和协议检查器模块是非常重要的。如果有数据值或协议违反了要求，仿真立即终止，并显示错误信息。自我检查方法使设计者可以进行数以千计的测试而无需分析每个测试是否正确。 翻转覆盖、代码覆盖和分支覆盖是三种类型的结构覆盖技术。功能覆盖从系统的视点检查设计。功能覆盖也提供有限状态机覆盖，包括状态和状态转移。建议把功能覆盖和其他覆盖技术结合起来使用。 断言检查是一种白盒验证形式。它需要设计的内部结构信息。断言检查提高了可观察性和验证的效率。设计者把断言检查放置在设计的关键点上。如果在这一点断言检查失败，设计者就能接到通知。 形式化验证是一种白盒方法，其中采用了数学方法以穷尽的方式证明设计的断言或者属性。半形式化验证把传统的使用测试向量的验证流程与形式化验证的强大功能和验证的彻底性结合在一起。等价性检查是一种形式化验证工具，它测试设计的RTL表示，检查它是否与设计的门级或者物理网表实现一致。