组合逻辑电路的分析教案.ppt

《组合逻辑电路的分析教案.ppt》由会员分享，可在线阅读，更多相关《组合逻辑电路的分析教案.ppt（21页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、组合逻辑电路的分析 Still waters run deep.流静水深流静水深,人静心深人静心深 Where there is life, there is hope。有生命必有希望。有生命必有希望例例3.3.1 分析所示逻辑电路的功能分析所示逻辑电路的功能。解：解：(1)据逻辑图写出输出函数的据逻辑图写出输出函数的逻辑表达式逻辑表达式C)BA(CBAL(2)列写真值表列写真值表1011100011011011100101110110101010000000CBABACBAL(3)分析功能分析功能：为三位数奇偶校验电路。：为三位数奇偶校验电路。CZCB)(ACBAL式中：式中：BAZv 画画

2、波形图波形图进行分析：根据输入波形，逐级画出进行分析：根据输入波形，逐级画出输出波形；根据输入、输出波形关系确定电路功能。输出波形；根据输入、输出波形关系确定电路功能。例例3.3.2 分析所示逻辑电路的功能。分析所示逻辑电路的功能。解：解：(1)据逻辑图写出据逻辑图写出逻辑表达式逻辑表达式,并并化简化简ABZ1ABAAZZ12ABBBZZ133232ZZZZSABBABA)BAB()BAA(BABABAABZC1(2)列真值表列真值表(3)分析功能分析功能： 符合二进制相符合二进制相加原则，加原则，A、B为两为两加数，加数，S为和，为和，C为为高位进位；该电路高位进位；该电路为运算器中的为运算

3、器中的半加半加器器。11100100BA输输 出出S C0 01 01 00 1输输 入入BASABCv画画波形图波形图分析：根据输入波形，逐级画出输出波分析：根据输入波形，逐级画出输出波形。形。ABZ112AZZ 13BZZ 32ZZS 1ZC3.4 组合逻辑电路的设计组合逻辑电路的设计v 设计的设计的步骤步骤： (1)(1)根据对电路逻辑功能的要求，根据对电路逻辑功能的要求，列出真值表列出真值表； (2)(2)由真值表由真值表写出逻辑表达式写出逻辑表达式； (3)(3)简化和变换简化和变换逻辑表达式，逻辑表达式，画出逻辑图画出逻辑图。 例例3.4.1 用用2输入输入与非门与非门和和反相器反

4、相器设计一个设计一个3输入输入（I0、I1、I2）、）、3输出（输出（L0、L1、L2）的信号排队电）的信号排队电路。路。其功能为：其功能为： 当当I0为为1时，无论时，无论I1和和I2为为1还是还是0，输出，输出L0为为1，L1和和L2为为0； 当当I0为为0且且I1为为1，无论，无论I2为为1还是还是0，输出，输出L1为为1，其余两个输出为其余两个输出为0； 当当I2为为1且且I0和和I1均为均为0时，输出时，输出L2为为1，其余两个，其余两个输出为输出为0； 如如I0、I1、I2均为均为0，则，则L0、L1、L2也均为也均为0。 如如I0、I1、I2均为均为0，则，则L0、L1、L2也均

5、为也均为0。解：解：(1)据题意，列出真值表。据题意，列出真值表。100100010100011000000L2L1L0I2I1I0输输 出出输输 入入 当当I0为为1时，无论时，无论I1和和I2为为1还是还是0，输出，输出L0为为1，L1和和L2为为0；100100010100011000000L2L1L0I2I1I0输输 出出输输 入入 当当I0为为0且且I1为为1，无论，无论I2为为1还是还是0，输出，输出L1为为1，其余两个输出为其余两个输出为0；100100010100011000000L2L1L0I2I1I0输输 出出输输 入入 当当I2为为1且且I0和和I1均为均为0时，输出时，

6、输出L2为为1，其余两个，其余两个输出为输出为0；100100010100011000000L2L1L0I2I1I0输输 出出输输 入入100100010100011000000L2L1L0I2I1I0输输 出出输输 入入(2)据真值表写出各输出逻辑表达式。据真值表写出各输出逻辑表达式。00IL 101IIL 2102IIIL (3)据要求将上式变换为据要求将上式变换为与非与非形式。形式。(4)画逻辑图。用三个画逻辑图。用三个2输入与非门和五个反相器。输入与非门和五个反相器。74LS00一片，一片，74LS04一片。一片。00IL 2102IIIL 101IIL 3.5 组合逻辑电路中的竞争冒

7、险组合逻辑电路中的竞争冒险v 实际中，从信号输入到稳定输出需要一定的时实际中，从信号输入到稳定输出需要一定的时间，即间，即延迟时间延迟时间。v 由于从输入到输出过程中，不同通路上门的级由于从输入到输出过程中，不同通路上门的级数不同，或门电路平均延迟时间的差异，使信号从数不同，或门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同。由于此输入经不同通路传输到输出级的时间不同。由于此原因，可能会使逻辑电路产生原因，可能会使逻辑电路产生错误输出错误输出，通常把这，通常把这种现象称为种现象称为竞争冒险竞争冒险。3.5.1 产生竞争冒险的原因产生竞争冒险的原因v 竞争竞争：G2G2的两

8、输入信号分别由的两输入信号分别由G1G1和和A A端两个路径端两个路径在不同时刻到达的现象。在不同时刻到达的现象。v 冒险冒险：由竞争而产生输出干扰脉冲的现象。：由竞争而产生输出干扰脉冲的现象。进一步分析产生竞争冒险的原因：进一步分析产生竞争冒险的原因：v 冒险现象出现的冒险现象出现的原因原因：当电路中存在反相器产：当电路中存在反相器产生的互补信号，且在互补信号的状态发生变化时可生的互补信号，且在互补信号的状态发生变化时可能出现冒险现象。能出现冒险现象。3.5.2 消去竞争冒险的方法消去竞争冒险的方法1. 发现并消掉互补变量发现并消掉互补变量例：例：)CA)(BA(F , ,在在B=C=0B=

9、C=0时，时， , ,据据此逻辑表达式组成的逻辑电路，可能出现此逻辑表达式组成的逻辑电路，可能出现竞争冒险。竞争冒险。AAF 若若 , ,经过变换经过变换 , ,则消去则消去 ，不会出现竞争冒险。，不会出现竞争冒险。 )CA)(BA(FBCBAACFAA2. 增加乘积项增加乘积项例：例： 对对P114 图图3.5.2a所示逻辑电路，增加乘积项所示逻辑电路，增加乘积项AB。则则 。ABCBACL 当当A=B=1时，时，G5输出为输出为1，G4输输出为出为1；则；则L不会不会出现负跳变窄脉出现负跳变窄脉冲，即消除了竞冲，即消除了竞争冒险。争冒险。3. 输出端并联电容器输出端并联电容器v 在逻辑电路较慢速度下工作时，为消去竞争冒在逻辑电路较慢速度下工作时，为消去竞争冒险，可在输出端并联一电容器，容量为险，可在输出端并联一电容器，容量为420pF;v 即在即在P114 图图3.5.2a的输出端并联电容的输出端并联电容C，由于，由于输出电阻输出电阻R的存在，使输出波形上升沿和下降沿的存在，使输出波形上升沿和下降沿变化比较缓慢，对变化比较缓慢，对很窄很窄的负跳变，脉冲起的负跳变，脉冲起平波平波作作用。此时，输出端不会出现逻辑错误。用。此时，输出端不会出现逻辑错误。