2022年计算机组成原理本科生期末试卷二 .pdf

《2022年计算机组成原理本科生期末试卷二 .pdf》由会员分享，可在线阅读，更多相关《2022年计算机组成原理本科生期末试卷二 .pdf（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1 / 6 本科生期末试卷二一选择题（每小题1 分，共 10 分）1六七十年代，在美国的_州，出现了一个地名叫硅谷。该地主要工业是_它也是 _的发源地。A 马萨诸塞，硅矿产地，通用计算机B 加利福尼亚，微电子工业，通用计算机C 加利福尼亚，硅生产基地，小型计算机和微处理机D 加利福尼亚，微电子工业，微处理机2若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_。A 阶符与数符相同为规格化数B 阶符与数符相异为规格化数C 数符与尾数小数点后第一位数字相异为规格化数D 数符与尾数小数点后第一位数字相同为规格化数3定点16 位字长的字，采用2 的补码形式表示时,一个字所能表示的整数范围是_。A

2、 -215 +（215 -1） B -（215 1） +（ 215 1）C -（ 215 +1） +215 D -215 +215 4某 SRAM芯片，存储容量为64K 16 位，该芯片的地址线和数据线数目为_。A 64， 16 B 16，64 C 64，8 D 16，16 。5交叉存贮器实质上是一种_存贮器，它能_执行 _独立的读写操作。A 模块式，并行，多个 B 模块式串行，多个C 整体式，并行，一个 D 整体式，串行，多个6用某个寄存器中操作数的寻址方式称为_寻址。A 直接 B 间接 C 寄存器直接 D 寄存器间接7流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m 个并行部件的

3、CPU 相比，一个 m 段流水 CPU_。A 具备同等水平的吞吐能力 B 不具备同等水平的吞吐能力C 吞吐能力大于前者的吞吐能力 D 吞吐能力小于前者的吞吐能力8描述 PCI 总线中基本概念不正确的句子是_。AHOST 总线不仅连接主存，还可以连接多个CPU B PCI 总线体系中有三种桥，它们都是PCI 设备C 以桥连接实现的PCI 总线结构不允许许多条总线并行工作D 桥的作用可使所有的存取都按CPU 的需要出现在总线上9计算机的外围设备是指_。A 输入 /输出设备 B 外存储器C 远程通信设备 D 除了 CPU 和内存以外的其它设备10中断向量地址是：_。A 子程序入口地址 B 中断服务例

4、行程序入口地址C 中断服务例行程序入口地址的指示器 D 中断返回地址二. 填空题 （每题 3分，共 15 分）1 为了运算器的A. _，采用了B. _进位， C. _乘除法和流水线等并行措精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 6 页2 / 6 施。2 相联存储器不按地址而是按A. _访问的存储器，在cache 中用来存放B. _，在虚拟存储器中用来存放C. _。3 硬布线控制器的设计方法是：先画出A. _流程图，再利用B. _写出综合逻辑表达式，然后用C. _等器件实现。4 磁表面存储器主要技术指标有A._，B. _，C. _

5、，和数据传输率。5 DMA 控制器按其A. _ 结构，分为B. _型和 C. _型两种。三（9 分）求证： X补+ Y 补= X +Y 补（mod 2）四（9 分）某计算机字长32 位，有16 个通用寄存器，主存容量为1M 字，采用单字长二地址指令，共有64 条指令，试采用四种寻址方式（寄存器、直接、变址、相对）设计指令格式。五（9 分）如图B2.1 表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8 个存贮单元。问：（1）当 CPU 按虚拟地址1 去访问主存时，主存的实地址码是多少？（2）当 CPU 按虚拟地址2 去访问主存时，主存的实地址码是多少？（3）当 CPU

6、 按虚拟地址3 去访问主存时，主存的实地址码是多少？页号该页在主存中的起始地址虚拟地址页号页内地址33 25 7 6 4 15 5 30 42000 38000 96000 60000 40000 80000 50000 70000 1 2 3 15 0324 7 0128 48 0516 图 B2.1 六（10 分）假设某计算机的运算器框图如图B2.2 所示，其中ALU为 16 位的加法器， SA 、SB为 16 位暂存器， 4 个通用寄存器由D 触发器组成，Q 端输出，其读写控制如下表所示：读控制写控制 R0 RA0RA1 选择WWA0WA1 选择1 1 1 1 0 0 0 1 1 x 0

7、 1 0 1 x R0 R1 R2 R3 不读出1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不写入要求：（ 1）设计微指令格式。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 6 页3 / 6 （2）画出 ADD ，SUB 两条指令微程序流程图。七（9 分）画出单机系统中采用的三种总线结构。八（9 分）试推导磁盘存贮器读写一块信息所需总时间的公式。图 B2.2 九（10 分）机动题十（10 分）机动题本科生期末试卷二答案一选择题1. D 2. C 3. A 4. D 5. A 6. C 7. A

8、8. C 9. D 10. C 二填空题1.A.高速性 B.先行 C.阵列。2.A.内容 B.行地址表 C.页表和段表。3.A.指令周期 B.布尔代数 C.门电路、触发器或可编程逻辑。4.A.存储密度 B.存储容量 C.平均存取时间。5.A.组成结构 B.选择 C.多路。三解：（ 1）x 0 , y 0 , 则 x + y 0 X补+ Y 补= x + y = X +Y 补（mod 2） (2) x 0 , y 0 或 x + y 0 时， 2+(x+y)2 ，进位 2 必丢失，又因 (x+y)0, 所以X补+ Y 补=x+y= X +Y 补（ mod 2）当 x+y0 时， 2+(x+y)2

9、 ，又因 (x+y)0, 所以X补+ Y 补=x+y= X +Y 补（ mod 2）（3）x 0 , 则 x + y 0 或 x + y 0 这种情况和第2 种情况一样，把x 和 y 的位置对调即得证。（4）x 0 , y 0 , 则 x + y 0 因为 X补= 2 + x , Y 补= 2 + y 所以 X补+ Y 补= 2 + x + 2 + y = 2 + （2 + x + y ）上式第二部分一定是小于2 大于 1 的数，进位2 必丢失，又因（x+y ）ALU CLR P字段下址字段各字段意义如下：R通用寄存器读命令W通用寄存器写命令.RA0RA1读 R0R3的选择控制。WA0WA1写

10、 R0R3的选择控制。SB-ALU 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 6 页5 / 6 LDSA打入 SA 的控制信号。LDSB打入 SB 的控制信号。SB-ALU 打开非反向三态门的控制信号。SB-ALU 打开反向三态门的控制信号，并使加法器最低位加1。CLR 暂存器SB 清零信号。 一段微程序结束，转入取机器指令的控制信号。（2）ADD 、SUB 两条指令的微程序流程图见图B2.3 所示。七三种系统总线结构如图B2.4 所示，从上到下为单总线，双总线，三总线：精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 6 页6 / 6 图 B2.4 八解：设读写一块信息所需总时间为T，平均找到时间为Ts，平均等待时间为TL，读写一块信息的传输时间为Tm，则： T=TsTL Tm。假设磁盘以每秒r 转速率旋转，每条磁道容量为N 个字，则数据传输率=rN 个字 /秒。又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在Tm（ n / rN ）秒的时间中传输完毕。TL是磁盘旋转半周的时间，TL=（1/2r）秒，由此可得： T=Ts1/2rn/rN 秒精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 6 页