2022年计算机组成原理-期中测试题参考答案 .pdf

《2022年计算机组成原理-期中测试题参考答案 .pdf》由会员分享，可在线阅读，更多相关《2022年计算机组成原理-期中测试题参考答案 .pdf（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、学而不思则惘，思而不学则殆五邑大学期中试卷参考答案学期：2014至2015学年度第1 学期课程：计算机组成原理课程代号：0800200使用班级： 130801120802 、130803 一、单项选择题1. 计算机各组成部件的相互连接方式，从早期以运算器为中心，发展到现在的以D 为中心。A控制器B运算器C存储器DCPU 2. 下列不同进位计数制的数中，最大的数是B 。A(0.100)2B(0.55)8C (0.61)10D(0.75)163. 电子计算机技术在半个世纪中虽有很大的进步，但至今其运行仍遵循着一位科学家提出的基本原理。他就是D 。A牛顿B爱因斯坦C爱迪生D冯诺依曼4. 一个含符号1

2、6 位的补码机器数的表示范围是（B ） 。A-215-1 +215-1 B -215 +215-1 C-216-1 +216-1 D -216 +216-1 5. 采用单符号法判定补码加减运算溢出的法则是C A进位是1 溢出B进位是0 无溢出C符号位与次高位进位状态相同无溢出D符号位与次高位进位状态相异无溢出6. 设在数据传送中采用偶校验，若接收到的代码为10111011，则表明传送中_D_。A未出现错误B最低位出错C出现奇数位错D未出现错误或出现偶数位错7. 寻址 512K8 存储器所需最少的地址线（C ）A9 B11 C19 D21 8. 静态 RAM 的特点是 _C_。A工作时存储内容不

3、变B断电后存储内容不变C不需刷新D不需电源提供电流9. 主存到 cache的映射不需要替换策略的是（A ） 。A直接映射方式B全相联映射方式C组相联映射方式D以上三种映射方式10. 用 8K8 存储芯片组成一个64K32 的存储系统，需要芯片（C ）片。A8 B 16 C32 D64 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 5 页学而不思则惘，思而不学则殆二、判断题1_ 由许多部件组成，其核心部分是算术逻辑运算单元（ALU ） 。2、有符号阵列乘法可用无符号阵列乘法和三个求补器实现。3、在机器运算中减法通常采用减法器来实现。4、

4、采用先行进位的加法器比采用行波进位的加法器结构简单。5、当输入任务数为n 时，一个 m 级流水线的加速比是(m n)/(m+n-1) 。6主存的存取时间与Cache的命中率无关。7双端口存储器在左端口与右端口的地址码相同情况下会发生读写冲突8相联存储器与传统存储器的主要区别是前者又叫按内容寻址的存储器。9在程序的执行过程中，Cache 与主存的地址映射是由硬件自动完成的。10采用交叉存储数据是连续地放在一个存储模块中。三、填空题1 CPU 执行一段程序时，Cache 完成存取的次数为1800 次，主存完成存取的次数为200 次，Cache的命中率h=（90 ）% 。2 一个五级的流水处理器，当

5、任务饱满时，它处理10 条指令的加速比是（5 ） 。3 8 位二进制补码表示整数的最大值为（127 ）10，最小值为（-128 ）10。4 在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1=60ns、T2=50ns、 T3=90ns、T4=80ns。则加法器流水线的时钟周期至少为（90 ） ns。5 某数在计算机中用BCD 码表示为1001 1000 0111，其真值为（987 ）10。6 一个 16K32 位的存储器，其地址线和数据线的总和是（46 ）根。7 一个四路组相联的Cache共有 64 块，主存共有 8192 块，每块 32 个字。 则主存地址中的主存字块标记

6、为（9 ） 位，组地址为（4 ）位，字块内地址为（5）位。四、机器码填表已知一个数的真值，原码，反码或补码，写出其余的值及补码的奇校验位。真值 (二进制 ) 原码反码补码补码的奇校验位（1 位）57/64 0.111001 0.111001 0.111001 1 -0.01101 1.011010 1.100101 1.100110 1 -0.111101 1.1111010 1.0000101 1.0000110 0 -0.1010011 1.1010011 1.0101100 1.0101101 0 - 0.0100011 1.0100011 1.1011100 1.1011101 1 精

7、选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 5 页学而不思则惘，思而不学则殆五、机器定点运算题（10 分）设 x= - 97，y =55, 均采用 8 位二进制补码表示（含1 位符号位），按机器补码加减法规则计算x+y和 x-y, 并根据双符号法判断计算结果是正常、上溢出或下溢出，对正常结果还原成十进制数真值。答案x= -97= - 1100001 y = 55=110111 x 补= 10011111 y 补= 00110111 -y 补=11001001 x+y 补= x+ y 补=11 0011111+ 00 0110111=1

8、1 1010110 11 0011111 + ） 00 0110111 11 1010110 双符号位为11，故结果正确，无溢出，真值= -101010= -42 x-y 补= x+- y 补=11 0011111+ 11 1001001=11 1010110 11 0011111 +）11 1001001 10 1101000 双符号位为10，故结果不正确，下溢出六、机器浮点运算题已知x= (-1001.11)2y=(10111.01)2求： （1）化 x,y 为标准规格化浮点数格式；（2）按机器浮点数计算步骤计算x+y 。 （指数按实际指数计算，不用按754 标准 +127）答案 : 写出

9、 x，y 的浮点表达式：x= 2100 (-0.1001110) y=2101 (+0.1011101) 浮点运算 对阶：因 x 阶码小，所以调整x 指数向 y 看齐（即阶码 +1，尾数右移一位）x=2101 (-0.0100111) 尾数相加减x+y=2101 (-0.0100111)+ 2101 (+0.1011101) =2101 (0.0110110) 规格化处理x+y=2011 (1.1011000) 溢出检查-126 x+y 的指数 =3 127 , 没有溢出7、某计算机主存8MB ，分成 4096 块。Cache64KB，分成和主存同样大小的块，地址映像采用直接映像方式，见下图。

10、求：（1）Cache 有多少块？块号为多少位？（2）Cache 的块内地址为多少位？（ 3）设 Cache 中的主存标记如图所示，当CPU 送出地址为7F1057H 时，能否在Cache 命中？若送出地址为000000H 时，能否在Cache中命中？上述两个地址若不在Cache中，应映射到 Cache中的哪一块？精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 5 页学而不思则惘，思而不学则殆答案：（ 1）主存块的容量 =8M/4096=8M/4K=81024K/4K=2048 字=2K 主存有 4096 块=4K=22 210=212故

11、主存块号s=12 Cache 块的大小与主存块相同即2K 故 Cache 有64K/2K=32 行=25（块）Cache 行号 (块号 )位数为 r=5 （ 2）Cache 的块内地址与主存块内地址位数一致块的大小 =2K=2 210=211 故块内地址位数w=11（ 3）标记位数tag=s-r=12-5=7 按直接英皇社s-r, r, w 三个段长展开内存单元7F1057H 的二进制地址7F1057H= 1 1 1 1 1 1 10 0 0 1 00 0 0 0 1 0 1 0 1 1 1 由于该地址映射到00010 即 2 块，并且2 块的标志区为111 1111 所以命中 。对于 000

12、000H 地址0 块的标记不是0000000 所以未命中，应该将内存0 块映射到Cache的 0 块，并且将现在cache 0 块标记 1101000 更换为 0000000。000000H= 0 0 0 0 0 0 00 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 八、存储器设计题（10 分）某机器中，已知配有一个地址空间为0000H1FFFH 的 ROM 区域（ 8K16） 。现在再用RAM 芯片（ 8K8）形成一个16K16 的 RAM 区域，起始地址为6000H。假设 RAM 芯片有片选CS 和读写 R/W 信号控制端。 CPU 地址总线为A15A0，数据总线为D15

13、D0，读写控制信号为R/W，要求：（ 1）需用几片RAM 芯片（ 8K8）？给出ROM 和 RAM 的地址空间分布表。（ 2）将 ROM 和 RAM 同 CPU 连接，画出逻辑图。0块1101000 1块2块3块n-1 块n-2 块0101101 1111111 0000000 1111001 1000110 Cache 块标记Tag=7 r=5 w=11 Tag=7 r=5 w=11 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 5 页学而不思则惘，思而不学则殆解答：（1）存储芯片数量计算对于系统程序区ROM型存储芯片， 0000H

14、1FFFH ，采用 1 片 8K16 ROM对于数据区RAM 型存储芯片数量 =（16K/8K ） (16/8)=2（片容量扩展）2（片字长扩展）=4 片（2）地址空间分配片内地址 A0A12，占用 13 位，高 3 位 A13，A14,A15，用于译码地址空间分配如下：A15 A14 A13 对应的译码输出对应的地址范围对应的芯片0 0 0 Y0 00001FFFH ROM 0 0 1 Y1 20003FFFH 0 1 0 Y2 40005FFFH 0 1 1 Y3 60007FFFH RAM 1 0 0 Y4 80009FFFH RAM 1 0 1 Y5 A000BFFFH 1 1 0 Y6 C000DFFFH 1 1 1 Y7 E000FFFFH （3）存储器逻辑电路设计8K8 RAM8K8 RAM8K16 ROM D7D158K8 RAM D7D08K8 RAM D7D0A12 A0 A15 A14 A13 CS CS CS D0D15 D15 D0 Y0 Y1 Y2 Y3 0000 1FFFH 6000 7FFFH 8000 9FFFH R/W 3-8 译码器Y4 Y54 Y6 Y74 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 5 页