^.
东南大学电工电子实验中心
实 验 报 告
课程名称： 数字逻辑电路实验
第 二 次实验
实验名称： 门电路和组合逻辑
院 （系）： 电气工程 专 业：电气工程及自动化
姓 名： 学 号：
实 验 室: 104 实验时间：2013年11月8日
评定成绩： 审阅教师：
一、 实验目的
（1）掌握TTL和CMOS器件的静态特性和动态特性测量方法及这些特性对数字系统设计的影响；
（2）掌握通过数字器件手册查看器件静态和动态特性参数；
（3）掌握不同结构的数字器件之间的互连；
（4）掌握OC门和三态门的特性和使用方法；
（5）加深示波器测量技术的训练；
（6）掌握小规模组合逻辑的工程设计方法；
（7）了解竞争和冒险的产生原因，消除方法，掌握用示波器和逻辑分析捕捉毛刺的方法。
二、 实验器材
74LS00 74LS20
74LS244 74HC01
74LS04
三、 必做实验
1.（1）用 OC 门实现三路信号分时传送的总线结构
a. 用OC门实现三路信号分时传送的总线结构，框图如图2.5.5所示，功能如表2.5.2所示。（注意OC门必须外接负载电阻和电源，EC取5V）
表2.5.2 设计要求的逻辑功能
控制输入
输出
A2
A1
A0
Y
0
0
1
D0
0
1
0
D1
1
0
0
D2
图2.5.5 三路分时总线原理框图
① 查询相关器件的数据手册，计算OC门外接负载电阻的取值范围，选择适中的电阻值，连接电路。
选取。
设计图如右图所示
接线图如下
② 静态验证：控制输入和数据输入端加高低电平，用电压表测量输出高低电平的电压值，注意测量A2A1A0=000时的输出值。
Ec=5.1V
A2
A1
A0
D2
D1
D0
输出Y
电压/V
0
0
1
X
X
0
0
0.195
0
0
1
X
X
1
1
5.017
0
1
0
X
0
X
0
0.194
0
1
0
X
1
X
1
5.013
1
0
0
0
X
X
0
0.193
1
0
0
1
X
X
1
5.011
0
0
0
X
X
X
1
5.008
③ 动态验证：控制输入加高低电平，数据输入端加连续脉冲信号，用示波器双踪显示输入和输出波形，测量波形的峰峰值、高电平电压和低电平电压，对结果进行分析并解释为什么要选择“DC”。
A2
A1
A0
D2
D1
D0
输出Y
0
0
1
X
X
TTL
0
1
0
X
TTL
X
1
0
0
TTL
X
X
频率/Hz
峰-峰值/V
高电平/V
低电平/V
输入波形
100
5.20
5.20
0.00
输出波形
100
4.08
3.60
-0.48
④ 器件电源电压VCC仍为5V，将EC改为10V，重复①和②，分析两者的差别。注意，不要直接将VCC改为10V，避免烧毁器件。
选取，真值表如下：Ec=10.02V
A2
A1
A0
D2
D1
D0
输出Y
电压/V
0
0
1
X
X
0
0
0.342V
0
0
1
X
X
1
1
9.99V
0
1
0
X
0
X
0
0.332V
0
1
0
X
1
X
1
9.96V
1
0
0
0
X
X
0
0.346V
1
0
0
1
X
X
1
9.95V
0
0
0
X
X
X
1
9.95V
1.(2)用三态门实现三路信号分时传输
要求：用三态门实现实验内容7中的三路信号分时传输
① 重复实验内容7中的②和③，注意不要同时将两个或两个以上的三态门的控制端处于使能状态。
② 将A2A1A0设为“000”， D2D1D0设为“111”，此时输出端为高阻状态，测量输出端电压值，总结如何用万用表判断高阻态。
用三态门实现三路信号分时传送的总线结构电路图如下图所示。
实验接线图如下
真值表如下：
A2
A1
A0
D2
D1
D0
Y
电压/V
0
0
1
X
X
0
0
0.012
0
0
1
X
X
1
1
4.845
0
1
0
X
0
X
0
0.011
0
1
0
X
1
X
1
4.846
1
0
0
0
X
X
0
0.013
1
0
0
1
X
X
1
4.847
0
0
0
X
X
X
1
0.252V
输入TTL方波：
A2
A1
A0
D2
D1
D0
输出Y
0
0
1
X
X
TTL
0
1
0
X
TTL
X
1
0
0
TTL
X
X
波形参数如下：
频率/Hz
峰-峰值/V
高电平/V
低电平/V
输入波形
100.0
5.12
5.12
0.00
输出波形
100.0
5.04
4.98
-0.06
波形图如下：
2（1）2.10节 实验：SSI组合逻辑设计及竞争-冒险现象
内容1．数值判别电路
① 设计一个组合逻辑电路，它接收8421BCD码B3B2B1B0，仅当2
展开阅读全文
淘文阁 - 分享文档赚钱的网站所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
