南京理工大学电子电工综合实验.doc

-` 电子电工综合实验（Ⅱ）实验报告 —多功能数字计时器设计 姓名: 学 号： 学院(系): 电子工程与光电技术学院 专 业: 通信工程 指 导 ： 电子技术中心 实验日期： 2012年9月 目录 1．电路目的3 2．设计内容简介及要求3 3．实验原理3 3.1 整体设计原理3 3.2秒信号发生器 4 3.3 计数器 5 3.4 清零电路6 3.5 校分电路7 3.6 报时电路 7 4．遇到的问题及解决方法8 4.1 调试过程8 4.2问题与解决9 4.3感想与体会9 5．附录10 5.1参考文献10 5.2电路总图11 5.3元件清单11 5.4芯片引脚图12 一． 实验目的 1.巩固所学集成电路的工作原理和使用方法，学会在单元电路的基础上进行小型数字系统设计； 2.培养大家的动手能力，独立完成实验电路的连接； 3.增强分析问题与解决问题的能力，通过发现问题和解决问题对集成电路形成更全面的认识，提高调试电路的实验技能。 二．设计内容简介与要求 设计制作一个0分00秒～9分59秒的多功能计时器,要求如下： 1）设计一个脉冲发生电路，为计时器提供秒脉冲（1HZ），为报时电路提供驱动蜂鸣器的高低脉冲信号（1KHZ、2KHZ）； 2）设计计时电路：完成0分00秒～9分59秒的计时、译码、显示功能； 3）设计清零电路：具有开机自动清零功能，并且在任何时候，按动清零开关，可以对计时器进行手动清零。 4）设计校分电路：在任何时候，拨动校分开关，可进行快速校分。（校分隔秒） 5）设计报时电路：使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）； 6）系统级联。将以上电路进行级联完成计时器的所有功能。 三．实验原理 3.1 整体设计原理 数字计时器是一个对标准频率（1Hz）进行计数的计数电路。由于计数的起始时间与所需要的起点可能会不相同，所以需要在电路上加一个校分电路，以便将分时刻跳到想要的时刻，这也是为了让蜂鸣器尽快的响起。为了使标准的1Hz时间信号准确并且稳定，实验中我们使用了石英晶体振荡器构成脉冲发生电路。为了使电路更加简单，实验中我们使用了一片CD4518的集成块对计时器的秒个位和分位进行计数，用74LS161构成模六（六进制）计数器实现对秒十位进行计数，当低位计数器计满10时向高位产生一个脉冲信号，触发高位计数器计数。由于所使用的计数器都有异步清零端，故可通过简单的电路就可以使电路具有开机清零功能和随时清零功能。用分频器对脉冲进行分频，2Hz用于较分，1KHz、2KHz用于蜂鸣器的低鸣与高鸣。 图 1整体设计原理图 各部分电路原理及分析： 3.2 秒信号发生器 秒信号发生器提供计时电路的时钟并为报时电路提供驱动信号。为提供较为精确的秒脉冲信号，采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。分频器CD4060最高可实现214分频，即最低频率端Q14的脉冲信号频率为2Hz，因此增加一个D触发器实现的倍频器来产生1Hz的秒脉冲信号。将D触发器的端与D端扭接在一起实现倍频器，则Q端的输出信号即为1Hz的秒脉冲信号。报时电路所需要的1KHz，2 KHz的脉冲信号由4060的管脚Q4和管脚Q5提供。 所用器件：32768Hz晶体管、22MΩ电阻、20PF电容、10 PF电容、4060、74LS74。 ： 图 2秒信号发生器原理图 3.3 计数器 该电路是本实验基础电路中的关键电路，由分计数器、秒十位计数器、秒个位计数器构成。分计数器和秒个位计数器直接用CD4518BCD码计数器实现十进制计数功能；秒十位计数器为六进制计数器，将74LS161做成一个从0000～0101的模六计数器实现。连接时，秒脉冲电路产生的秒脉冲信号送入秒个位计数器（CD4518A）的CP端，秒个位单元中的输出1Q4通过一非门接入74LS161的时钟端作为时钟信号完成个位与十位的级联,进行进位。做秒十位记数时，用反馈置位法，2Q1和2Q3通过一与非门接入置数端同时数据输入端均接地，实现模六功能。将计数位2Q3作为驱动信号送入分计数器（CD4518B）的EN端，则数字计数器整体的计数功能即可实现。 显示电路采用三片CD4511显示译码器和三个七段共阴显示字，电路从0分00秒计到9分59秒，译码显示电路用三片四线七线译码器CD4511进行译码，而采用共阴极七段LED数码管进行循环显示。CD4511的输入接到相应计数器的输出，而它的输出端与数码管的相应端相连，数码管通过300的电阻接地。 所用器件:4518、74LS161、74LS00、CC4511、CC4069、300Ω电阻、LED数码显示管。 图 3计时电路原理图 3.4 清零电路 该电路具有开机清零和控制清零功能。其中秒个位和分位的清零端即CC4518的管脚7和15（高电平有效）接在第一个非门之后，秒十位74LS161的清零端即管脚1（低电平有效）接在第二个非门之后。刚开机时，由于电容上的电压不能突变，电容两端为低电平，经过第一个非门输出高电平，接到CC4518的管脚7和15，实现秒个位和分位的清零。在经过第二个非门输出低电平，接到74LS161的管脚1，实现秒十位的清零。按下开关后，电容被短路，第一个非门的输入端为低电平，两个非门的输出端分别为高电平和低电平，原理同上，实现控制清零功能 （异步清零）。 所用器件：CC4069、10KΩ电阻、22μF电容。 图 4清零电路原理图 3.5 校分电路 当校分电路开关断开时时，计数器正常计数；当开关闭合时，秒个位和秒十位正常计数，分位进行快速校分，即分计数器可以不受秒计数器的进位信号的控制。由用下图电路控制分位计数器的EN端对分位进行控制。 接分位CD4518的EN端 接74LS161的Qc 图 5校分电路原理图 3.6 报时电路 用需要报时的时刻所对应的计数器的输出作为触发信号来驱动蜂鸣器报时，因为需要在9分53秒、9分55秒、9分57秒各报出一个低音，在9分59秒报出一个高音。具体设计过程如下： 将各时刻各位对应的二进制码作如下图的比较： 时间（DEC） 分位（BIN） 秒十位(BIN) 秒个位（BIN） 9:53 1001 0101 0011 9:55 1001 0101 0101 9:57 1001 0101 0111 9:59 1001 0101 1001 1）．将秒个位的3（0011）、5（0101）、7（0111）取或，通过卡诺图的化简可得应该从秒个位取1Q1（1Q2+1Q3） 2）．将1中所得结果和分位的9（1001）与再和秒十位的5（0101）与，所得的结果和1KHz的信号与就可得到在9分53秒、9分553秒、9分57秒报出低音的驱动信号。 3）．将分位的9（1001）和秒十位的5（0101）与再和秒个位的9（1001）与再和2KHz的信号与就得到在9分59秒报出高音的驱动信号。 4）．将2和3中得到的信号取或，就可以得到最终的报时驱动信号。 所用器件：74LS21、74LS32、蜂鸣器 。 图 6报时电路原理图 四、遇到的问题与解决方法 4.1 调试过程 1. 电路安装前应该先把面包板的各个横通孔用短导线连好，并且统一用红线代表电源线，用黑线代表地线，连接完成后应该接上电源用万用表测试各插孔以确保整块板子上无漏掉的插孔以免影响后面的安装工作。 2.连接秒信号发生器时，将脉冲发生电路产生的脉冲接入CD4518的CP端。此时可通过万用表观察秒信号是否正常输出，接将万用表打在电压10V档，红表笔接CD4518的CP端，黑表笔接地，若正常输出则可以看到万用表指针左右摆动，频率为1次/秒。 3.在记数器模块的连接中，先把秒个位的记数、译码、显示器连接好，把1Hz信号输入CC4518的CP端，打开开关，确保秒个位从0—9正常记数，才能开始秒十位的连接，秒个位的Qd从非门输出接入74LS161的CP端，输出的Qa、Qc与非输入置数端，置0，接完打开开关，检验显示器从00—59正常记数，再连接分位的电路，接完仍要检验是否正常记数。其中若数字显示缺省，检查显示器有没有问题。 4.连接清零电路，用导线代替开关，当导线断开时，实现开机清零；当导线联通时，实现不掉电清零。 5. 连接校分电路，用导线代替开关，当导线断开时，电路正常计时，到59秒后进一位；当导线连接时，分位接入2Hz信号，电路实现快速校分。 6. 连接报时电路前，给蜂鸣器输入1-2V电压，如有声音，则蜂鸣器没有问题。连接好电路，若电路正常工作蜂鸣器会从9分53秒开始每隔一秒报一声低音（1KHz），9分59秒时报一声高音（2KHz）。同时要注意蜂鸣器的管脚不要接反。 4.2问题与解决 1．在连接完秒个位之后，发现显示器上从1走到7然后就跳回0了，既然可以从1走到7，那译码器和显示器应该正常，明显是记数器出了问题，在计数器管脚上一个一个检查，发现Cr端口没有接地，接上之后恢复了正常。 2.连接秒十位时，这一位的示数一直是5，不发生任何变化，检查了一下进位和置数信号没有问题，继续检查译码器，之前认为把Cr非悬空等同于接高频信号，就没有连接，检查后把Cr非和Qcc都连接上了+5V,可正常记数，但是发现芯片在记数过程中一直在发烫，便去询问老师，了解了Qcc接上没有意义，不应连接，去掉连接的导线之后，芯片正常了许多。 4.3 感想与体会 在本次试验中，用到的集成芯片很多，线路也很复杂，连接过程中很容易出现各种各样的问题，所以试验之前要做好充分的预习，充分理解电路连接的原理，在出现问题时才知道是哪出了问题，怎么去解决。 在连接电路之前，一定先把面包板的各个横通孔用短导线连好，并且统一用红线代表电源线，用黑线代表地线，连接完成后应该接上电源用万用表测试各插孔以确保整块板子上无漏掉的插孔以免影响后面的连接。在连接电路中，要分块一步一连接，一步步检验，确保过程当中无差错，有了错误能及时发现时出现在哪步，便于解决。最好不同的模块选用不同颜色的线，避免到后面连线错乱。连线不要急躁，越是开始越要慢慢的连，对好管脚，把线插牢。剪线时每端7—8mm，过短会接触不好，造成断路；过长会有一部分裸露在外，与其他的线打上会造成短路。 我在实验中能够较快的完成电路，因为耐心的把每一条连好，出了出现两次不知道该不该连的问题，连线没有出现其他错误，完成的很顺利，不求快反而更快的成功连接。 通过这个实验，我们把之前所学的数电知识运用到了实践当中，自己设计，自己连接，遇到了问题分析解决方法，大大的提高了动手能力和解决问题的能力，同时对于集成电路的运用有了更深的理解。 五、附录 5.1 参考文献 1）蒋立平,等. 数字电路[M]. 南京理工大学, 2001. 2）王建新,姜萍,等. 电子线路实践教程[M]. 科学出版社, 2003. 3）李振声,等. 实验电子技术[M]. 国防工出版社, 2001. 5.2 电路总图 5.3 元件清单 工具：剪刀、镊子、剥线钳 元器件清单： 名称 型号 数量 显示字 共阴 3 译码器 CC4511 3 BCD码计数器 CC4518 1 四位二进制计数器 74LS161 1 分频器 CC4060 1 D触发器 74LS74 1 非门 CC4069 1 二入与非门 74LS00 1 四入与门 74LS21 2 二入或门 74LS32 1 晶振 32768Hz 1 蜂鸣器 1 电容 10p 1 20p 1 22u 2 电阻 300 3 10k 2 22M 1 5.4 芯片引脚图 引脚图： 功能表： CC4511逻辑功能表 输入 输出 D C B A g f e d c b a 字符 测灯 ０ １ １ １ １ １ １ １ ８ 灭零 １ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０ 消隐 锁存 １ １ １ 显示LE＝０→１时数据 译码 １ １ ０ ０ ０ ０ ０ ０ １ １ １ １ １ １ ０ １ １ ０ ０ ０ ０ １ ０ ０ ０ ０ １ １ ０ １ １ １ ０ ０ ０ １ ０ １ ０ １ １ ０ １ １ ２ １ １ ０ ０ ０ １ １ １ ０ ０ １ １ １ １ ３ １ １ ０ ０ １ ０ ０ １ １ ０ ０ １ １ ０ ４ １ １ ０ ０ １ ０ １ １ １ ０ １ １ ０ １ ５ １ １ ０ ０ １ １ ０ １ １ １ １ １ ０ ０ ６ １ １ ０ ０ １ １ １ ０ ０ ０ ０ １ １ １ ７ １ １ ０ １ ０ ０ ０ １ １ １ １ １ １ １ ８ １ １ ０ １ ０ ０ １ １ １ ０ ０ １ １ １ ９ CC4518逻辑功能表 输入 输出 Cr CP EN 清零 1 0 0 0 0 计数 0 ↑ 1 BCD码加法记数 保持 0 0 保持 计数 0 0 ↓ BCD码加法记数 保持 0 1 保持 74LS74逻辑功能表 输入 　　输出 CP Ｄ 清零 ０ １ ０ １ 置“１” １ ０ １ ０ 送“０” ↑ １ １ ０ ０ １ 送“１” ↑ １ １ １ １ ０ 保持 ０ １ １ 保持 不允许 ０ ０ 不确定 74LS161逻辑功能表 输入 输出 CP D C B A 清零 0 0 0 0 0 0 送数 ↑ 1 0 d c b a d c b a 0-1 记数 ↑ 1 1 1 1 二进制加法记数 保持 1 1 0 1 不变 保持 1 1 1 0 不变