级计算机组成原理复习题 .docx

《级计算机组成原理复习题 .docx》由会员分享，可在线阅读，更多相关《级计算机组成原理复习题 .docx（22页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品名师归纳总结运算机组成原理复习题一、挑选题：1. 双字节一般指 C）二进制数。A 1 位B32 位C 16 位D8 位2. 在主机中，能对指令进行译码的器件是 D）。A 储备器BALUC运算器D掌握器3. 如一个数的编码是10000000，它的真值是 -127 ，就该编码是D）。A 原码B移码C补码D反码4. 在 I/O 掌握方式中，主要由程序实现的是 C）。A PPU方式BDMA方式C中断方式D 通 道方式5. 在浮点数的表示范畴中， B）在机器数中不显现，是隐含的。A 阶码B基数C尾数D符号6. 指令系统采纳不同的寻址方式的主要目的是 D ）。A. 提高拜访速度B 简 化指令译码电路C

2、增加内存容量D 扩 大寻址范畴7. 如标志寄存器 Z=1 ，说明C）A 运算结果为负B 运 算结 果为 1C 运算 结果为 0 D运算结果为正8. 寄存器间接寻址方式中，操作数在 B）中。A. 寄存器B储备器C堆栈D CPU9DMA接口B）。A可以用于主存与主存之间的数据交换B内有中断机制C内有中 断 机 制 ， 可 以 处 理 异 常 情10. 运算机主频的周期是指 A）况 D 内 无 中断 机 制A时钟周期D存取周期B指令周期C工作周期11. 运算器是由多种部件组成的，其核心部件是D）。A. 数据寄存器 B累加器C多数转换器 D.算术规律运可编辑资料 - - - 欢迎下载精品名师归纳总结算

3、单元12. 使 CPU与 I/O 设备完全并行工作方式是 C）方式。A. 程序直接传送B中断C通道D程序查询13. 某运算机字长 32 位，储备容量为 64KB，如依据字节编址，它的寻址范畴是 。A巨型机B中型机C小型机D微型机15冯诺依曼机工作方式的基本特点是 B。 A多指令流单数据流B按的址拜访并次序执行指令C堆栈操作D储备器按内容挑选的址16CPU的组成中不包含 A。A储备器B 寄存器C掌握器D运算器 17在定点二进制运算器中，减法运算一般通过 D来实现。A原码运算的二进制减法器B补码运算的二进制减法器 C补码运算的十进制加法器D补码运算的二进制加法器18某 RAM芯片，其储备容器为 1

4、024K16 位，该芯片的 的址线和数据线数目 分别为 A 。A 20 ， 16B 20，4C 1024 ， 4D 1024，1619. 在运算机系统中，记录系统运行状态的部件是 D。 A程序计数器B指令寄存器C中断寄存器D程序状态字20. 在主存和 CPU之间增加 Cache的目的是 C。A. 增加内存容量B提高内存的牢靠性可编辑资料 - - - 欢迎下载精品名师归纳总结C解决 CPU与内存之间的速度匹配问题D 增加内存容量，同时加快存取速度21. 运算机的储备器采纳分级方式是为了 B 。A. 削减主机箱的体积B 解决容量、价格、速度三者之间的冲突C为便利储存大量数据D操作起来更便利22.

5、微型机系统中，主机和高速硬盘进行数据交换一般采纳 B方式。A. 程序中断掌握B 直接储备器拜访 DMA C程序直接掌握D通道掌握23. 关于“同步掌握”方式的描述正确选项 D）。A. 只适用于 CPU内部的掌握B. 只适用于外围设备的掌握-9C. 全部指令执行的时间相同D. 由统一时序信号掌握的方式24. 某运算机指令平均运算时间是10ns 1ns =10s），就该机的平均运算速度是 。A 中 断 源 提 出 请 求 B 取 指 周 期 结 束C 执 行 周 期 结 束 D 间 址 周 期 结 束26. 在浮点数表示中，其阶码常采纳哪种编码表示 D ）。A. 原码B.反码C.补码D. 移码-7

6、-8-727. 用 8 位字长的补码 其中 1 位符号位）表示定点小数 N，能表示的数值范畴是 |N| 1-2 -728. 以下哪个描述是 错误的 A）A. 中断的响应可以发生在一条指令执行完毕后，也可以发生在指令执行过程中可编辑资料 - - - 欢迎下载精品名师归纳总结B.DMA方式在数据传输过程中接管了 CPU的总线掌握权C. 中断的响应次序和其处理次序可以不一样D. 程序查询的输入输出掌握方式不支持多个设备并行工作29. 在 I/O 的掌握方式中，程序查询方式、中断方式和DMA方式的优先级从低到高的排列次序是 。A PCB 的 址 寄 存 器C 累 加 器D ALU 31三种集中式总线掌

7、握中， A 方式对电路故障最敏锐。A 链 式 查 询B 计 数 器定 时 查 询C独立请求D以上都不对32.指令周期是指 C。ACPU从主存取出一条指令的时间B CPU执行一条指令的时间C CPU 从 主 存 取 出 一 条 指 令 加 上 执 行 这 条 指 令 的 时间D时钟周期时间33 计 算 机 中 表 示 的 址 时 ， 采 用 D。A原码。 B补码。 C反码。 D无符号数。34.运算机的储备系统是指 D ）A RAMB ROMC主储备器D cache ，主储备器和外储备器35. 如RAM芯片的容量是 2M*8位，就该芯片引脚中的址线和数据线的数据之和是 是 错 误 的 。可编辑资料

8、 - - - 欢迎下载精品名师归纳总结A. 一个更高级的中断恳求肯定可以中断另一个中断处理程序的执行。BDMA中有中断机制。C DMA的数据传送不需 CPU掌握。DDMA和CPU必须分时使用总线。37. 假如 X 为负数，由 X 补求-X 补是将B）。A.X补各值保持不变B. X补连同符号位一起各位变反，未位加 1C.X补除符号位外，各位变反，未位加1D. X补符号位变反，其它各位不变38. 在按字节编址的储备器中，每个编址单元中存放 码 是 美 国 信 息 交 换 标 准 代 码 。A. ASCB.CRCC.BCDD.ABC40 将 十进制 数转换 成十 六进制 数： 16A. 20B.1E

9、C.2ED.3041. 主设备是： C。A. 发送数据的模块B接收数据的模块C掌握总线使用权的模块D发出总线恳求的模块42. 在取指周期中，是依据 。A CPU内部的通用寄存器B.外围设备中的一个寄存器C.内储备单元中的一个储备单元D.以上都对44直接、间接、立刻三种寻址方式指令的执行速度，由快至慢的排序是C。A 直 接 、 立 即 、 间 接 B 直 接 、 间 接 、 立 即C 立 即 、 直 接 、 间 接 D 立 即 、 间 接 、 直 接45 存 放 下 一 条 欲 执 行 指 令 的 的 址 的 寄 存 器 是 B 。AMARBPCCMDRDIR二、填空题：1. 数值连同符号在运算

10、机中的编码表示称之为该数据的机器数） ， 其原先的数值称为 真值）。2. 机器字长为 32 位，储备容量为 1MB，如按字编址拜访，其的址线需要 18 ）条。3 8 位二进制定点小数补码所能表示的十进制数范畴是1）至1 2 7），前者的二进制补码表示为 1.0000000），后者的二进制补码表示为 0.1111111）。4 CPU中，储存当前正在执行的指令的寄存器为指令寄存器 IR），储存下一条指令的址的寄存器为程序计数器 PC），储存 CPU访存的址的寄存器为 的址寄存器 AR）。5采纳双符号位的方法进行溢出检测时，如运算结果中两个符号位不相同 ），就说明发生了溢出。如结果的符号位位01），

11、表示发生正溢出。如为 10） ，表示发生负溢出。6. 一条指令通常分为 操作码）和 的址码） 两部分。7. 定点运算器主要完成对 纯小数）数据与 纯整数） 数据的算术和规律运算。可编辑资料 - - - 欢迎下载精品名师归纳总结8. 设字长 8 位含 1 位符号位 ），真值 X=-1011，就X 原=1， 0001011）。9. 在 CPU 的状态寄存器中，常设置以下状态位： 零 ）标志位 Z）， 负）标志位 N ）， 和。10. CPU响应中断时要爱护现场，包括对断点） 和通用寄存器和状态寄存器 ）的爱护，前者通过 中断隐指令）实现，后者可通过中断服务程序）实现。 11运算器的技术指标一般用

12、主频 ）和 字长）表示。12高速缓存是设在 CPU）和主存）之间的一种储备器，主要是为 了 解 决 两 者 之 间 的 速 度 ） 不 匹 配 。13运算机软件可以分为 系统）软件和应用软件。财务软件属 于应用）软件，杀毒软件属于 系统）软件。 1 14在运算机术语中，将运算器、掌握器合在一起，称为中心处理器），而将 CPU） 和储备器合在一起，成为 主机）。 15磁表面储备器主要技术指标有储备密度 ）， 储备容量 ），平均存取时间，数据传输率。16. 总线依据使用的范畴可分为三类：片内）总线是指芯片内部的总线，一般是单总线结构。系统总线是指运算机各部件 ）之间的信息传输线，一般是三总线结构：

13、的址总线、数据总线、掌握 ）总线。通信 ）总线是指运算机系统之间或与其它系统之间的信息传输线。17. 在 CPU与主存之间插入高速缓存，系统的运行速度不仅没有降低，反而大大提高，主要缘由是 程序拜访的局部性原理 ）。18. CPU 与主存、高速缓存之间进行数据交换的单位是字） ，主存与高速缓存之间进行数据交换的单位是 块）。19. 一次中断处理过程可简洁的归纳为中断恳求、中断判优、中断响应）、 中断服务）、中断返回 5 个阶段。20. I/O端口是接口中的一些 寄存器），可分别存放数据信息、的址信息、 掌握信息 ），相应的端口分别称为 数据端口、的址端口、掌握端口） 。三、说明常用英文代号的中

14、文意思1.PC2.IR3.ALU4.MAR5.MDR6.MIPS7.CU8.CPU9.SRAM10.DRAM可编辑资料 - - - 欢迎下载精品名师归纳总结11.CACHE12.DMA13.RISC14.CISC15.OP16.PSW17.INTR18.SP 19.PUSH20.POP21.DACK22.DREQ23.INTA24.BUS25.FlashMEMORY26.CD-ROM27.EEPROM28.ACC29.CS答： 130.I/O程序计数器2指令寄存器3算术规律单元4储备器的址寄存器 5储备器数据寄存器 6每秒百万条指令7掌握单元 8中心处理器 9静态随机储备器10动态随机储备器1

15、1 高速缓冲储备器 12直接储备器拜访 13精简指令系统运算机14复杂指令系统运算机15操作码16程序状态字17中断恳求18堆栈指针19入栈操作20出栈操作 21 DMA应答 22 DMA 恳求23器中断应答24总线 25闪存 26只读光盘 27电可擦除只读储备28累加器 29片选信号30输入/ 输出四、简答题1. 冯诺依曼思想包含那些要点？答： 1）用二进制代码表示程序和数据。2）运算机采纳储备程序的工作方式。3）运算机硬件由储备器 . 运算器. 掌握器. 输入设备和输出设备组成。2. 为什么要设置 I/O 接口？答： 1）设备寻址，实现不同设备的挑选。2）数据缓冲，实现主机与外设的速度匹配

16、。3）数据的串 - 并格式转换4）数据的电平转换5）传送来自 CPU的掌握命令可编辑资料 - - - 欢迎下载精品名师归纳总结6）接收来自设备的状态信息。3. 指令和数据都存于储备器中，运算机如何区分它们？ 答：运算机区分指令和数据有以下2 种方法：1）通过不同的时间段来区分指令和数据，即在取指令阶段或取指微程序）取出的为指令，在执行指令阶段或相应微程序）取出的即为数据。 。储备系统中Cache主存层次采纳了程序拜访的局部性原理。14. 说明中断向量的址和入口的址的区分和联系。答：中断向量的址和入口的址的区分：向量的址是硬件电路 向量编码器）产生的中断源的内存的址编号，中断入口的址是中断服务程

17、序首址。中断向量的址和入口的址的联系：中断向量的址可懂得为中断服务程序入口的址指示器入口的址的的址），通过它访存可获得中断服务程序入口的址。可编辑资料 - - - 欢迎下载精品名师归纳总结15. 在运算机中为什么要采纳二进制？答： 1）二进制在物理上简洁实现。 2）二进制运算规章比较简洁。16. 总线的带宽和总线宽度有什么区分？ 答： P46.17. Cache与主存之间的的址映射方式有几种？各有什么特点？ 答： P117-119.18. 在中断过程中，爱护现场有什么含义？ 答： P200.19. 程序查询方式与程序中断方式均通过“程序”传送数据，两者的区分是什么？答： 来实现。2）CPU与I

18、/O 设备工作方式不同。在程序中断方式中， CPU与I/O 设备是并行工作的， CPU的工作效率较高。在程序查询方式中， CPU与 I/O 设备是串行工作的， CPU的工作效率较低。可编辑资料 - - - 欢迎下载精品名师归纳总结20. 微程序掌握器的基本思想有哪些？答： 1）每一条机器指令对应一个微程序，微程序储存在掌握储备器中。 2）每一个微程序由如干条微指令组成，一条微指令对应如干条微命令。 已知 X=00.010110， Y=00.100101，运算 X Y 补2 已知 X=11.101101， Y=11.010011，运算 X-Y 补解： 1） X Y 补=X 补+Y 补=00.01

19、0110+00.100101=00.111011, 无溢出。2） X-Y 补 =X 补 +-Y 补 =11.101101+00.101101=00.011010,无溢出。可编辑资料 - - - 欢迎下载精品名师归纳总结4. 设浮点数格式为：阶码 5 位含 1 位阶符），尾数 11 位含 1 位数符）。写出 51/128 、-27/1024 所对应的机器数。要求如下：1）阶码和尾数均为原码。2）阶码和尾数均为补码。阶符位1阶码 4 位数符 1尾数 10 位位3）阶码为移码，尾数为补码。解：据题意画出该浮点数的格式：-1将十进制数转换为二进制：x1=51/128= 0.0110011B=2*0.1

20、10 011Bx2=-27/1024=-0.0000011011B=2-5 *-0.11011B ）就以上各数的浮点规格化数为：1）x1 浮=1，0001。 0.110 011 000 0x2 浮=1，0101。 1.110 110 000 02）x1 浮=1，1111。 0.110 011 000 0x2 浮=1，1011。 1.001 010 000 03）x1 浮=0，1111。 0.110 011 000 0x2 浮=0，1011。 1.001 010 000 05. 设机器数字长为 8 位含 1 位符号位），用补码运算规章运算以下各题，判定是否溢出。可编辑资料 - - - 欢迎下载精

21、品名师归纳总结1 ）A=9/64， B=-13/32 ，求 A+B。2 ）A=19/32，B=-17/128 ，求 A-B。3 ）A=-3/16 ，B=9/32，求 A+B。4 ）A=-87， B=53，求 A-B。解： 1） A=9/64=0.001 0010B, B= -13/32=-0.011 0100B A 补=0.001 0010, B补=1.100 1100A+B 补= 0.0010010+ 1.1001100 = 1.1011110OV=0，无溢出A+B=-0.010 0010B = -17/642 ）A=19/32=0.100 1100B, B= -17/128=-0.001

22、0001BA 补 =0.1001100,B 补=1.1101111 ,-B补=0.001 0001A-B 补= 0.1001100+ 0.0010001= 0.1011101OV=0，无溢出A-B=0.101 1101B = 93/128B3） A= -3/16=-0.001 1000B, B=9/32=0.010 0100BA 补=1.110 1000, B补= 0.010 0100A+B 补= 1.1101000+0.0100100 = 0.0001100OV=0，无溢出A+B=0.000 1100B = 3/324 ） A= -87=-101 0111B, B=53=110 101BA

23、补=1010 1001,B 补=0011 0101,-B 补=1100可编辑资料 - - - 欢迎下载精品名师归纳总结1011A-B 补= 1 ， 0101001 + 1 ， 1001011 = 0 ，1110100OV=1，有溢出6. 1 ） CPU执行一段程序时， cache完成存取的次数为 2420次，主存完成存取的次数为 80次，已知 cache储备周期为 40ns，主存储备周期为240ns，求cache/ 主存系统的平均拜访时间？2）已知 cache储备周期是 40ns，主存储备周期是 200ns，cache/主存系统平均拜访时间为 50ns，求cache的命中率是多少？ 解： =9

24、6.8%平均存取时间=htc+1 -ht M=96.8%*40+1- 96.8%*240=46.4ns250=40*h+1-h*240h=95%7. 假设某设备向 CPU传送信息的最高频率是 40K次/ 秒，而相应的中断处理程序其执行时间为 40ms，试问该外设是否可用程序中断方式与主机交换信息，为什么？解：该设备向 CPU传送信息的时间间隔 =1/40K=0.025 103=25ms40ms就：该外设不能用程序中断方式与主机交换信息，由于其中断处理程序的执行速度比该外设的交换速度慢。8. 有一个cache的容量为 2K字，每块为 16字，问：1）该cache可容纳多少个块？2）假如主存的容量

25、是 256K字，就有多少个块？3）主存的的址有多少位？ cache的的址有多少位？ cache 中有2048/16=128个块。2主存有 256K/16=214 16384个块。3 主存容量为 256K 218字，所以主存的的址有 18位。11cache容量为 2K=2 字，所以 cache字的址为 11位。可编辑资料 - - - 欢迎下载精品名师归纳总结4主存中的第 i 块映像到 cache中第i mod 128 个块中。9. 某机字长 8位，试用如下所给芯片设计一个储备器，容量为 10KB， 其中RAM为高的址 8KB， ROM为低的址 2KB，最低的址为 0RAM芯片类型有： 4K*8位

26、， ROM芯片有： 2K*4位）。1）的址线 . 数据线各为多少根。2）RAM和ROM的的址范畴分别为多少？3）每种芯片各需要多少片。4）画出储备器结构图及与 CPU连接的示意图。10. 用 1K4 位/ 片的 SRAM芯片构成一个 4K 8 位的储备器，的址总线 A15A0低），双向数据总线D7 D0，读写掌握信号，为片选输入端。请画出芯片级规律框图，注明各种信号线，写出各片选信号规律式。解： 1）运算芯片数扩展位数：用两片 1K4位的储备芯片扩展容量至1K8位。扩展单元数：用 4 组 1K8位将容量扩展至 4K8位。可编辑资料 - - - 欢迎下载精品名师归纳总结故共需 24 = 8片 1

27、K4位的储备芯片。2 ）的址安排12由于： 2 =4K，所以储备器需要 12 位的址。210=1K，所以芯片需要 10 位的址。片选规律：芯片容量芯片的址片选信号片选规律1KA9 A0CS01KA9 A0CS11KA9 A0CS21KA9 A0CS3规律框图可编辑资料 - - - 欢迎下载精品名师归纳总结11. 某 16 位字长机器的指令结构如下所示，试分析指令格式及寻址方式特点。1510 9目 标 寄 存器5 40源寄存器OP解：指令格式及寻址方式特点如下：（1） ） 二的址指令。可编辑资料 - - - 欢迎下载精品名师归纳总结（2） ） 操作码 OP可指定 26=64 条指令。可编辑资料

28、- - - 欢迎下载精品名师归纳总结（3） ） 源和目标都是通用寄存器 可分别指定 32 个寄存器），所以是寄存器- 寄存器R-R）型指令，两个操作数均在寄存器中（4） ） 这种指令格式常用于算术规律类指令。12P323 例题 7.4解：见 P323可编辑资料 - - - 欢迎下载精品名师归纳总结13P325 例题 7.6解：见 P32514P412 例题 10.5解：见 P41215. 现有 A、B、C、D 四个中断源，其优先级由高向低按A、B、C、D 次序排列。如中断服务程序的执行时间为20s，请依据下图所示时间轴给出的中断源恳求中断的时刻，画出CPU执行程序的轨迹。解： A、B、C、D

29、的响优先级即处理优先级。 CPU执行程序的轨迹图如下：程序可编辑资料 - - - 欢迎下载精品名师归纳总结D 服务A 服务B服务C 服务B 服务C 服务D 服务A 服务B服务B 服务可编辑资料 - - - 欢迎下载精品名师归纳总结0 10 2030 40 5060 70 80 90 100 110 120 130 140t/us可编辑资料 - - - 欢迎下载精品名师归纳总结B 与 C 恳求D 恳求B恳求A 恳求可编辑资料 - - - 欢迎下载精品名师归纳总结16. 某机有五个中断源 L0、L1、L2、 L3 、L4，按中断响应的优先次序由高向低排序为 L0 L1 L2 L3 L4，依据下示格式，现要求中断处理次序改为 L1 L4 L2 L0 L3，依据下面的格式，写出各中断源的屏蔽字。解：各中断源屏蔽状态见下表：可编辑资料 - - - 欢迎下载精品名师归纳总结中断源屏蔽字01234I010010I111111I210110I300010I410111表中：设屏蔽位 =1，表示屏蔽。屏蔽位 =0，表示中断开放。可编辑资料 - - - 欢迎下载