2022年数字系统设计报告知识 .pdf

《2022年数字系统设计报告知识 .pdf》由会员分享，可在线阅读，更多相关《2022年数字系统设计报告知识 .pdf（25页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字电路与系统设计实 验 报 告评 语：成绩教 师：年月日班 级：学 号：姓 名：地 点：批次：时 间：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 25 页 - - - - - - - - - 一实验目的通过基本门电路性能测试实验使学生掌握基本门电路的工作原理、门电路的外特性（ IC 门电路的引脚排列顺序，输入/ 输出电平要求等）；通过计算机仿真技术使学生掌握组合逻辑电路的设计方法，掌握触发器功能及其波形关系，掌握时序电路的设计方法，培养学生的实践动手能力和实验技能。

2、二实验内容实验一 基本逻辑门电路实验一、基本逻辑门电路性能（参数）测试（一） 实验目的. 掌握 TTL 与非门、与或非门和异或门输入与输出之间的逻辑关系。. 熟悉 TTL 中、小规模集成电路的外型、管脚和使用方法。（二）实验所用器件和仪表. 二输入四与非门74LS00 1片. 二输入四或非门74LS02 1片. 二输入四异或门74LS86 1片（三）实验内容测试二输入四与非门74LS00 一个与非门的输入和输出之间的逻辑关系。测试二输入四或非门74LS02 一个或非门的输入和输出之间的逻辑关系。测试二输入四异或门74LS86 一个异或门的输入和输出之间的逻辑关系。（四）实验提示. 将被测器件插

3、入实验台上的芯插座中。. 将器件的引脚与实验台的“地（GND ）”连接，将器件的引脚与实验台的十5连接。. 用实验台的电平开关输出作为被测器件的输入。拨动开关， 则改变器件的输入电平。. 将被测器件的输出引脚与实验台上的电平指示灯(LED) 连接。指示灯亮表示输出低电平（逻辑为），指示灯灭表示输出高电平（逻辑为1）。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 25 页 - - - - - - - - - （五）实验接线图及实验结果 74LS00中包含个二输入与非门，7

4、402 中包含个二输入或非门，7486中包含个二输入异或门，它们的引脚分配图见附录。下面各画出测试7400 第一个逻辑门逻辑关系的接线图及测试结果。测试其它逻辑门时的接线图与之类似。测试时各器件的引脚接地，引脚接十。图中的1、 2 接电平开关输出端， LED0是电平指示灯。1、测试 74LS00 逻辑关系2、测试 74LS28 逻辑关系3、测试 74LS86 逻辑关系输 入输 出引脚1引脚3引脚2K1K2123LED0LLLLHHHH图1.1 测试74LS00 逻辑关系接线图表1.1 74LS00 真值表输 入输 出引脚2引脚1引脚3K1K2123LED0LLLLHHHH图1.2 测试74LS

5、28 逻辑关系接线图表1.2 74LS28 真值表名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 25 页 - - - - - - - - - 二 、 TTL 、HC和 HCT器件的电压传输特性( 一) 、实验目的. 掌握 TTL、HCT和 HC 器件的传输特性。. 掌握万用表的使用方法。( 二) 、实验所用器件和仪表. 六反相器片. 六反相器片. 六反相器片. 万用表（三）、实验说明与非门的输出电压o 与输入电压i 的关系 o=f （i ）叫做电压传输特性，也称电压转移

6、特性。它可以用一条曲线表示，叫做电压传输特性曲线。从传输特性曲线可以求出非门的下列有用参数: .输出高电平（） .输出低电平（）. 输入高电平（）. 输入低电平（）. 门槛电压（）输 入输 出引脚1引脚3引脚2K1K2123LED0LLLLHHHH图1.3 测试74LS86 逻辑关系接线图表1.3 74LS86 真值表名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 25 页 - - - - - - - - - （四）、实验内容. 测试 TTL 器件一个非门的传输特性。.

7、测试 HC器件一个非门的传输特性。. 测试 HCT器件一个非门的传输特性。（五）、实验提示. 注意被测器件的引脚和引脚分别接地和十5。. 将实验台上. 电位器RTL 的电压输出端连接到被测非门的输入端， RTL 的输出端电压作为被测非门的输入电压。旋转电位器改变非门的输入电压值。. 按步长 0.2 调整非门输入电压。首先用万用表监视非门输入电压，调好输入电压后，用万用表测量非门的输出电压，并记录下来。（六）、实验接线图及实验结果. 实验接线图由于 74LS04 、74HC04和 74HCT04 的逻辑功能相同，因此三个实验的接线图是一样的。下面以第一个逻辑门为例，画出实验接线图（电压表表示电压

8、测试点）如下vv4.7K12+5V图1.4 实验二接图Vo名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 25 页 - - - - - - - - - . 输出无负载时74LS04、74HC04 、74HCT04电压传输特性测试数据表 1.4 74LS04、74HC04 、74HCT04电压传输特性测试数据输入 Vi(V) 输出 Vo(V) 74LS04 74HC04 74HCT04 0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0

9、2.2 2.4 2.6 2.8 3.0 3.2 3.4 3.6 3.8 4.0 4.2 4.4 4.6 4.8 5.0 . 按测试结果给出输出无负载时74LS04、74HC04和 74HCT04 电压传输特性曲线，并与下图比较。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 25 页 - - - - - - - - - . 比较三条电压传输特性曲线，说明各自的特点。尽管只对三个芯片在输出无负载情况下进行了电压传输特性测试，但是从图 1.5 、图 1.6 和图 1.7 所示

10、的三条电压传输特性曲线仍可以得出下列观点: （1）74LS芯片的最大输入低电平V低于 74HC芯片的最大输入低电平V，74LS芯片的最小输入高电平低于 74HC芯片的最小输出高电平。（） 74LS芯片的最大输入低电平、最小输入高电平与 74HCT芯片的最大输入低电平、 最小输出高电平相同。（） 74LS 芯片的最大输出低电平高于 74HC芯片和 74HCT芯片的最大输出低电平。74LS 芯片的最小输出高电平低于 74HC芯片和 74HCT芯片的最小输出高电平。（）74HC芯片的最大输出低电平、最小输出高电平与 74HCT 芯片的最大输出低电平、最小输出高电平相同。 5 在暂时不考虑输出负载能力

11、的情况下，从上述观点可以得出下面的推论: （） 74H CT 芯片和 74HC芯片的输出能够作为 74LS 芯片的输入使用。图1.5 74LS04 电压传输特性曲线01234512345Vo(V)VI(V)01234512345Vo(V)VI(V)图1.6 74HC04 电压传输特性曲线图1.7 74HCT04电压传输特性曲线01234512345Vo(V)VI(V)名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 25 页 - - - - - - - - - （） 74L

12、S芯片的输出能够作为74HCT芯片的输入使用。实际上，在考虑输出负载能力的情况下，上述的推论也是正确的。应当指出，虽然在教科书中和各种器件资料中，74LS 芯片的输出作为74HC芯片的输入使用时， 推荐的方法是在74LS 芯片的输出和十5电源之间接一个几千欧的上拉电阻，但是由于对74LS芯片而言，一个74HC输入只是一个很小的负载，74LS芯片的输出高电平一般在.5V4.5V 之间，因此在大多数的应用中，74LS芯片的输出也可以直接作为74HC芯片的输入。三、逻辑门控制电路1） 用与非门和异或门安装如图1.8 （a）所示的电路。检验它的真值表。 2) 用个三输入端与非门IC 芯片 74LS10

13、 安装如图 .9 所示的电路。从实验台上的时钟脉冲输出端口选择两个不同频率（约 7khz 和 14khz ）的脉冲信号分别加到0 和 1 端。对应 和 端数字信号的所有可能组合，观察并画出输出端的波形，并由此得出和（及/ ）的功能。AB CY控制输入端（a)（b）图1.8 （a）多重控制门，（ b）真值表输入控制端B C输出Y0 00 11 01 1AA10数据输出BBS选通 选择线X0数据输入名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 25 页 - - - - -

14、- - - - 实验二 组合逻辑电路部件实验实验目的：掌握逻辑电路设计的基本方法掌握 EDA工具 MAX-PlusII的原理图输入方法掌握 MAX-PlusII的逻辑电路编译、波形仿真的方法（一）逻辑单元电路的波形仿真利用 EDA工具 MAX-PlusII的原理图输入法， 分别输入 74138、7483 图元符号；建立74138、7483 的仿真波形文件，并进行波形仿真，记录波形；分析 74138、7483 逻辑关系。 1 3-8 译码器 74138 的波形仿真 2 4 位二进制加法器7483 的波形仿真位二进制加法器集成电路74LS83 中，和是两个位二进制数的输入端，Cout，S3,S2,

15、S1,S0是位输出端。Cin是进位输入端，而Cout是进位输出端。（二）简单逻辑电路设计利用 EDA工具 MAX-PlusII的原理图输入法，输入设计的电路图；建立相应仿真波形文件，并进行波形仿真，记录波形和输入与输出的时延差；分析设计电路的正确性。1.设计一个2-4 译码器功能表输入输出E A1 A2 Q0 Q1 Q2 Q3 1 1 1 1 1 0 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 E为允许使能输入线，A1、A2为译码器输入，Q0 、Q1 、Q2 、Q3分别为输出。名师资料总结 - - -精品资料欢迎下载 - - - - - -

16、- - - - - - - - - - - - 名师精心整理 - - - - - - - 第 9 页，共 25 页 - - - - - - - - - 2.设计并实现一个4 位二进制全加器（1） 二进制全加器原理：对两个位二进制改作加法运算的数字电路是由一个半加器和（1）个全加器组成。它把两个位二进制数作为输入信号。产生一个（ 1）位二进制数作它的和。一个位二进制加法器的方框图如图2.1 所示。图中和是用来相加的两n 位输入信号， n-1， n-1， n-2， 2,1,0是它们的和。在该电路中方对0和0相加是用一个半加器，对其它位都用全加器。如果需要串接这些电路以增加相加的位数，那么它的第一级

17、也必须是一个全加器。图. 表示都用全加器实现的加法器电路。图 2.1二进制加法器方框图（2）实验步骤：。加法器A1A0An An-1Bn Bn-1B1B0A 输入信号B 输入信号输出端Cn-1Sn-1Sn-2S2 S1 S0图 2.2 用全加器的n 位二进制加法器C-1B0 A0 C0 S0 B1 A1 C1 S1 Bn-1 An-1 Cn-1 Cn-1 Bn-2 An-2 Cn-2 Cn-2 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 10 页，共 25 页 - - - - -

18、 - - - - 设计 1 位二进制全加器，逻辑表达式如下：Sn=AnBnCn-1 Cn= AnBn Cn-1(AnBn) An是被加数，Bn是加数， Sn是和数， Cn是向高位的进位，Cn-1是低位的进位。利用 1 位二进制全加器构成一个4 位二进制全加器3.交叉口通行灯逻辑问题的实现图表示一条主干公路（东一面）与一条二级道路的交叉点。车辆探测器沿着 A、B、C和 D线放置。当没有发现车辆时，这些敏感组件的输出为低电平0”。当发现有车辆时，输出为高电平“1”。交叉口通行灯根据下列逻辑关系控制: 北（a）东一西灯任何时候都是绿的条件 A （l ） C和 D线均被占用；西 C 东（2）没有发现车

19、辆； D （3）当 A、B线没同的占用时， B C或 D任一条线被占用；南（b）南一北灯任问时候都是绿的条件（1）A和 B线均被占用，而C和 D线均未占用或只占用一条线；（2）当 C和 D均未被占用时，A或 B任一条线被占用。有两个输出端，南北和东西，输出高电平对应绿灯亮，输出低电平对应红灯亮。用敏感组件的输出作为逻辑电路输入信号，对所给的逻辑状态建立一个真值表，化简后得最简逻辑表达式，用与非门实现该电路、并用波形仿真设计电路的功能，分析其正确性之。4.设计一个 7 位奇 /偶校验器奇/ 偶校验代码是在计算机中常用的一种可靠性代码。它由信息码和一位附名师资料总结 - - -精品资料欢迎下载 -

20、 - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 11 页，共 25 页 - - - - - - - - - 加位奇 / 偶校验位组成。这位校验位的取值(0 或 1) 将使整个代码串中的1的个数为奇数（奇校验代码）或为偶数（偶校验代码）。(1) 奇/ 偶校验位发生器（a）奇/ 偶校验位发生器就是根据输入信息码产生相应的校验位。奇校验位定义是指当输入信息码中1 的数目为奇数个时， 奇校验位为0； 当输入信息码中 “1”的数目为偶数个时，奇校验位为1；使得信息码与奇校验位中“1”的总数目为奇数个，偶校验位的定义则相反。图 2.3 是

21、 4 位信息码的奇校验位发生器电路。它是基于“异或”门的“相同得0、相异得1”原理设计的。图 2.3 PX3X1X2B8B4B2B11据图可推知 :当 B8B4B2B1中的 1 的个数为偶数时此奇校验位发生器输出的校验位 P为 1，反之为 0。(b) 设计一个 7 位二进制代码分别为a0、a1、a2、a3、a4、a5、a6 的奇 /偶校验位发生器 , 奇校验位为P，偶校验位为E。逻辑表达式如下：P=a0a1a2a3a4 a5a6 E= P。（2） 奇/ 偶校验代码校验器(a) 奇/ 偶校验器用于校验奇( 偶 ) 校验代码在传送和存储中有否出现差错，它具有发现所有奇数个位数错的能力。所谓奇校验器

22、，即：若输入代码中1 的个数为奇数，则输出1（表示正常），反之输出 0。所谓偶校验器，即：若输入代码中1 的个数为偶数，则输出1（表示正常），反之输出 0。(b) 设计一个 8 位二进制代码分别为a0、a1、a2、a3、a4、a5、a6、 p 的奇校验器。逻辑表达式如下：S= a0a1a2 a3a4a5a6P 显然，当校验器的输入代码a0a1a2a3a4a5a6 p中 1 的个数为奇数时，校验器名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 12 页，共 25 页 - - - - -

23、 - - - - 的输出 S为 1、反之 S为 0。5.设计一个四选一单元（数据选择器）电路FD86 数据选择器又称输入多路选择器、多路开关。它的功能是在选择信号的控制下，从若干路输入数据中选择某一路输入数据作为输出。功能表E是选通使能端，A1、A0分别是选择信号端，D0、D1、D2、D3分别是四路数据， F 是输出端。6.设计一个 1：4 数据分配器FD93 D Y0 DCCYo01G Y1 DCCY011选通选择信号四路数据输出E A1 A0 D F 1 0 0 0 0 D0D3 D0 0 0 1 D0D3 D1 0 1 0 D0D3 D2 0 1 1 D0D3 D3 数据选择器E.YD1

24、DnD2C1Cm数据选择端使能端数据输入端输出端多路选择器名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 13 页，共 25 页 - - - - - - - - - C0 Y2 DCCY012 C1 Y3 DCCY013功能表如下：输入端输出端G S1 S0D Y0 Y1 Y2 Y3 1 1 1 1 1 0 O O D D 1 1 1 0 0 1 D 1 D 1 1 0 1 0 D 1 1 D 1 0 1 1 D 1 1 1 D G 是选通使能端， S1、S0分别是选择端，D是一路输

25、入数据，Y0、Y1、Y2、Y3 分别是选择的输出。7.设计并实现2 位二进制数字比较器功能描述：比较A1A0和 B1B0两个 2 位数：当 A1A0B1B0时，电路输出端E=1，其它情况时E=0；当 A1A0B1B0时，电路输出端L=1, 其它情况时L=0；当 A1A0B1B0时，电路输出端S=1, 其它情况时S=0；并进行波形仿真。实验三 时序电路设计（一）触发器实验实验目的1掌握 RS触发器、 D触发器、 JK 触发器的工作原理。2学会正确使用RS触发器、 D触发器、 JK 触发器。实验内容1 用 74LS00 构成一个 RS 触发器。给出 R、S波形序列， 进行波形仿真，说明 RS触发器

26、的功能。2 D触发器 DFF （或双 D触发器 74LS74 中一个 D触发器）功能测试。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 14 页，共 25 页 - - - - - - - - - D触发器的输入端口CLR是复位或清零， PRN是（置位） ； 给定 D （数据）、 CLK （时钟）波形序列，进行波形仿真，记录输入与输出Q波形。说明 D触发器是电平触发还是上升沿触发，分析原因。3 JK触发器 JKFF（或双 JK 触发器 74LS73、74LS76中一个 JK触发器）功

27、能测试与分析。JK 触发器输入端口CLR是复位端， PRN是置位端， CLKS是时钟。给出 CK ，J，K的波形，仿真JK 触发器的功能，说明JK 触发器的 CLK何时有效。D触发器 74LS74 是上升沿触发，JK 触发器 74LS73 是下降沿触发。（二）简单时序电路设计实验实验目的学习利用 EDA工具设计简单时序电路。掌握简单时序电路的分析、设计、波形仿真、器件编程及测试方法实验内容1. 用 D触发器（或74LS74）构成的4 位二进制计数器（分频器）1)建立波形文件，对所设计电路进行波形仿真。并记录Q0、Q1、Q2、Q3的状态。2)对所设计电路进行器件编程。将CLK 引脚连接到实验系统

28、的单脉冲输出插孔， 4 位二进制计数器输出端Q0、Q1、Q2、Q3连接到LED显示灯， CLR 、PRN端分别连接到实验系统两个开关的输出插孔。3)由时钟CLK 输入单脉冲，记录输入的脉冲数，同时观测 Q0、Q1、Q2、Q3对应 LED显示灯的变化情况。2异步计数器异步计数器是指输入时钟信号只作用于计数单元中的最低位触发器，各触发器之间相互串行，由低一位触发器的输出逐个向高一位触发器传递进位信号而使得触发器逐级翻转，所以前级状态的变化是下级变化的条件，只有低位触发器翻转后才能产生进位信号使高位触发器翻转。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - -

29、- - - - - - 名师精心整理 - - - - - - - 第 15 页，共 25 页 - - - - - - - - - 1 ）计数器单元电路仿真P62 a)用 74LS93 构成一个2 位十六进制计数器，并进行波形仿真。b)用 74LS90 构成一个2 位 BCD码计数器，并进行波形仿真。2）设计异步十进制计数器a) 用 JK 触发器（或双JK 触发器 74LS73 、7476 ）构成 1 位十进制计数器（或BCD 计数器）74LS76图、释戴p55 b)对所设计的计数器，建立相应波形文件，进行波形仿真。并记录计数值 Q0、Q1、Q2、Q3的状态c)对设计的计数器进行器件编程、连线，

30、由时钟端CLK 输入单脉冲，测试并记录Q0、Q1、 Q2、Q3的状态变化，验证设计电路的正确R1 R2FFA模2计数器输入端 A输入端 B复位端模8计数器FFB FFC FFDQAQBQCQD输出图11.3 74LS93 的基本内部组成FFA模2计数器输入端 A输入端 B复位模5计数器FFB FFC FFDQAQBQCQD输出图11.5 74LS90 计数器内部组成框图R1R2S1S2置位名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 16 页，共 25 页 - - - - - -

31、- - - 性。3. 移位寄存器 (P57) 移位寄存器一种能寄存二进制代码，并能在时钟控制下对代码进行右移或左移的同步时序电路。计算机执行四则运算和逻辑移位等指令少不了移位寄存器，此外，移位寄存器还可用于计算机的串行传输口的串并行信息转换电路。1)集成移位寄存器波形仿真a)74LS95（4 位）并 / 串输入，并行输出，双向移位（P59）b)74LS165（8 位）并行输入，串行输出，(TTL-P212) 74LS165图、释 (TTL 手册 -P212)2)用 JK 触发器设计一个4 位串行输入，并行输出右移寄存器，针对所设计电路建立相应的波形仿真文件，进行波形仿真， 器件编程，验证所设计

32、电路的正确性。3)用 JK 触发器设计4 位并行输入，串行输出右移寄存器对所设计的4 位右移寄存器建立相应波形仿真文件，进行波形仿真。4. 自循环寄存器121434561312111074LS95CK29CK287GNDVcc并行输入端串行输入端模式控制时钟12MABCDCD时钟QAQBQCQD并行输出端图10.3 74LS95移位寄存器名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 17 页，共 25 页 - - - - - - - - - （1）用 D 触发器 DFF （或 74

33、LS74）构成一个四位自循环寄存器。方法是第一级的Q 端接第二级的D 端， 依次类推， 最后第四级的 Q 端接第一级的D 端。四个D 触发器的 CLK 端连接在一起，然后接单脉冲时钟。（2）对设计的电路建立相应的波形仿真文件，进行波形仿真。将触发器Q0置 1（即 PRN0 输入一个负脉冲），Q1、Q2、Q3清 0（即 CLR1、CLR2、CLR3 输入一个负脉冲）。（3）进行器件编程（定义自循环寄存器的输入/输出引脚号）。（4）连线验证所设计电路的正确性预置初始状态（与波形仿真相同），自循环寄存器的PRNi和CLRi端连接到开关的电平输出插空，输入端CLK引脚连接到实验系统的单脉冲输出插孔，输

34、出端Q0、Q1、Q2、Q3连接到LED显示灯。由时钟CLK 输入端输入单脉冲，观察并记录Q0、Q1、Q2、Q3的状态变化。5同步计数器P65 所谓同步计数器是指计数器中各触发器统一使用同一输入输入时钟脉冲（计数脉冲）信号，在同一时刻所有触发器同时翻转并产生进位信号。(1) 用 74LS191 构成一个 2 位十六进制计数器，并进行波形仿真。ENABLECKD/UVccGND2QBQCQD(MSB)QCCPAPBPCPDL输出予置输入(a)74LS19114451513610971316118ENABLED/ULCK模式100001011停止计数予置加法计数减法计数(b)图12.2 74LS19

35、1 的框图（ a）和功能表（ b）QAMAX/MIN12(MSB)名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 18 页，共 25 页 - - - - - - - - - (2) 用 74LS160构成一个2 位 BCD码计数器，并进行波形仿真。6. 节拍电位发生器FD125 节拍发生器用来产生计算机工作所需的节拍电位、节拍脉冲。节拍发生器常分为移位型和计数型。(1)设计移位型节拍发生器(74194,DFF) 移位型节拍发生器采用移位寄存器结构，它产生的节拍各数不受限制，使用比较灵

36、活。图是一个由四位移位寄存器集成电路74LS194 和一个ENTCKENP14QBQCQD(MSB)QCCPAPBPCPDLrVccGND输出置位输入(a)74LS160 74LS161210734131256111516918(b)图12.1 74LS160 ，74LS161的（ a）方框图；（b）功能表QALOALENPENTCrCK模式0111010111101予置停止计数停止计数，阻塞Qcc复位到 0加法计数名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 19 页，共 25

37、页 - - - - - - - - - D触发器构成的节拍发生器，可产生W0 W4五个节拍电位。(2)设计计数型节拍发生器FD126 计数型节拍发生器由计数器和译码器构成，n 位计数器能产生2n个节拍。图是一个在2 位计数器基础上构成的节拍发生器，能产生W1 W4四个节拍电位和M1 M4四个与主脉冲CLK同步的节拍脉冲。7代码发生器FD129 Cp2D2R2Q2Q2Cp1D1R1Q1Q1CLKM4CLKM3M2M1W4W1W2W3名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 20

38、页，共 25 页 - - - - - - - - - 代码发生器用于产生二进制代码序列信号，在数字通信领域中很有用。(1)设计移位寄存器型代码发生器，并进行波形仿真。(2)设计计数器型代码发生器，并进行波形仿真。实验四 基于 VHDL 的基本逻辑电路设计（一）组合逻辑电路用 VHDL语言编写实现下列器件功能的程序并进行编译、波形仿真。（1）二输入与非门(2) 三态门电路与总线缓冲器(3) 编码器 / 译码器， BCD-7段 LED译码器，数 码 管显示模块( ) ：该 模 块设计了6 个 共阴七段数码管，数码管段选线高电平有效，数码管abfcgdeDPY1234567abcdefg8dpdpD

39、PY_7-SEG_DP名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 21 页，共 25 页 - - - - - - - - - 位选线高电平有效，能够完成大多数实验的需求；（4）数据选择器，设计一个1:4 数据分配器（5）加法器（6）奇偶校验电路（7）数字比较器，设计4 位二进制数字比较器设计并实现4 位二进制数字比较器比较 A3A2A1A0和 B3B2B1B0两个 2 位数：当 A3A2A1A0 B3B2B1B0时，电路输出端E=1，其它情况时E=0；当 A3A2A1A0 B3B

40、2B1B0时，电路输出端L=1, 其它情况时L=0；当 A3A2A1A0 B3B2B1B0时，电路输出端S=1, 其它情况时S=0；（二）时序电路设计用 VHDL语言编写实现下列器件功能的程序并进行编译、波形仿真。（1）触发器和锁存器：D触发器设计（2）计数器，设计一位十进制计数器（BCD码计数器）范例见附件六进制计数器（3）移位寄存器，4 位右移寄存器实验五 数子系统设计综合实验（一）设计一个十进制脉冲计数装置名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 22 页，共 25 页

41、- - - - - - - - - 1元器件：BCD-7段 LED译码器 1个具有进位的十进制计数器（BCD码计数器） 1 个7 段共阴数码显示器 1个LED指示灯（表示进位） 1个2实验要求十进制计数器显示装置，从输入端输入脉冲，计数器能够记忆输入的脉冲数，并在数码显示器上显示输入的脉冲数，最大显示数目为19，其中十位数用 LED指示灯表示，个位数用7 段数码显示器显示。3实验步骤（1）自行设计BCD-7 段 LED 译码器、十进制计数器；（2）对所设计电路进行仿真、综合、编程下载；（3）将所设计的元器件连接，构成十进制计数器显示装置。4实验说明实验系统数码管显示模块：设计了 6 个共阴七段

42、数码管如下图，数码管段选线 LED_PORT（A、B、C、D、E、F、G 、DP ）高电平有效， 数码管位选线LED_CS（LED1 、LED2 、LED3 、LED4、LED5 、LED6 ）高电平有效。abfcgdeD PY1234567abcdefg8dpdpDPY_7-SEG_DP名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 23 页，共 25 页 - - - - - - - - - （二）设计一个1 位 BCD加法器并显示计算结果的装置1元器件： BCD-7段 LED译码

43、器，7 段共阴数码显示器进位指示灯（亮表示有进位，灭表示无进位）BCD码加法器电平开关（ 4bit 2）2实验要求该装置输入两路数据（被加数与加数）后，在输入一个启动运算脉冲，加法器完成加法运算并将运算结果显示出来（ 7 段 LED显示和数， LED指示灯显示进位）。3实验步骤（1）自行设计BCD-7 段 LED 译码器、 BCD 数加法器；（2）对所设计电路进行仿真、综合、编程下载；（3）将所设计的元器件连接，构成一个一位具有进位的BCD 数加法器显示装置。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - -

44、- - - - - 第 24 页，共 25 页 - - - - - - - - - 4实验说明实验系统数码管显示模块：设计了6 个共阴七段数码管如下图，数码管段选线LED_PORT（ A、B、C、D、E、F、G 、DP ）高电平有效，数码管位选线 LED_CS （LED1 、LED2 、LED3 、LED4 、LED5 、LED6）高电平有效，指示灯LED插孔低电平亮。（三）设计一个检测10 位二进制代码中“1”的个数并显示检测结果的装置设计检测10 位二进制代码中“1”的个数的检测器，BCD-7段译码器（四）设计一个10 秒定时器并显示计时数设计四兆分频器，十进制计数器，BCD-7段译码器（五）设计一个1 秒移动一位的10 位循环移位寄存器并用LED指示灯观察移动效果。（六）设计四兆分频器，10 位循环移位寄存器名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 25 页，共 25 页 - - - - - - - - -