计算机组成原理知识点总结详细版.docx

《计算机组成原理知识点总结详细版.docx》由会员分享，可在线阅读，更多相关《计算机组成原理知识点总结详细版.docx（13页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品名师归纳总结运算机组成原理学问点总结 具体版运算机组成原理 20XX 年 12 月期末考试复习大纲第一章1. 运算机软件的分类。P11运算机软件一般分为两大类：一类叫系统程序,一类叫应用程序。2. 源程序转换到目标程序的方法。P12源程序是用算法语言编写的程序。目标程序（目的程序）是用机器语言书写的程序。源程序转换到目标程序的方法一种是通过编译程序把源程序翻译成目的程序,另一种是通过说明程序说明执行。3. 怎样懂得软件和硬件的规律等价性。P14由于任何操作可以有软件来实现,也可以由硬件来实现。任何指令的执行可以由硬件完成, 也可以由软件来完成。 对于某一机器功能采纳硬件方案仍是软件方案,取

2、决于器件价格,速度,牢靠性,储备容量等因素。因此,软件和硬件之间具有规律等价性。其次章1. 定点数和浮点数的表示方法。P16定点数通常为纯小数或纯整数。X=XnXn- 1 .X1X0Xn 为符号位, 0 表示正数, 1 表示负数。其余位数代表它的量值。纯小数表示范畴 0|X| -21纯整数表示范畴 0|X| -12n-n浮点数：一个十进制浮点数 N=10E.M 。一个任意进制浮点数 N=RE.M 其中 M 称为浮点数的尾数,是一个纯小数。 E 称为浮点数的指数,是一个整数。 比例因子的基数 R=2 对二进制计数的机器是一个常数。做题时请留意题目的要求是否是采纳 IEEE754 标准来表示的浮点

3、数。32 位浮点数 S（ 31） E（ 30-23） M （ 22-0）64 位浮点数 S（ 63） E（ 62-52） M （ 51-0） S 是浮点数的符号位0 正 1 负。 EM 为尾数。 P18 P18可编辑资料 - - - 欢迎下载精品名师归纳总结2. 数据的原码、反码和补码之间的转换。数据零的三种机器码的表示方法。P21一个正整数,当用原码、反码、补码表示时,符号位都固定为0,用二进制表示的数位值都相同,既三种表示方法完全一样。一个负整数,当用原码、反码、补码表示时,符号位都固定为1,用二进制表示的数位值都不相同,表示方法。1. 原码符号位为 1 不变,整数的每一位二进制数位求反得

4、到反码。2. 反码符号位为 1 不变,反码数值位最低位加1,得到补码。 例： x= +12210=+11110102 原码、反码、补码均为01111010Y=-12210=-11110102原码 11111010、反码 10000101、补码 10000110+0原码 00000000、反码 00000000、补码 00000000-0原码 10000000、反码 11111111、补码 100000003. 定点数和浮点数的加、减法运算：公式的运用、溢出的判定。P63已知 x 和 y,用变形补码运算x+y ,同时指出结果是否溢出。（1） x=11011y=00011 （ 2） x=11011

5、y=-10101（ 3） x=-10110y=-00001已知 x 和 y,用变形补码运算x-y ,同时指出结果是否溢出。（1） x=11011y=-11111 （ 2） x=10111y=11011 （ 3） x=11011y=-10011P63 设阶码 3 位,尾数 6 位,按浮点运算方法,完成以下取值的x+y, x-y 运算 .（2） x= 2-101* （ -0.010110 ） y=2-100* （ 0.010110）可编辑资料 - - - 欢迎下载精品名师归纳总结P29溢出的判定：第一种方法是采纳双符号位法（变形补码） 。任何正数,两个符号位都是 “0”, 任何负数,两个符号位都是

6、 “1,”假如两个数相加后,其结果的符号位显现 “01或”“10”两种组合时, 表示发生溢出。 最高符号位永久表示结果的正确符号。其次种方法是采纳单符号位法。 P304. 运算器可以执行哪些运算？算术运算：加法,减法运算,乘法,除法运算。规律运算：规律与,或,非运算等。5. 数据的不同进制表示。P18一、二进制数转换成十进制数由二进制数转换成十进制数的基本做法是,把二进制数第一写成加权系数绽开式,然后按十进制加法规章求和。这种做法称为" 按权相加 " 法。二、十进制数转换为二进制数十进制数转换为二进制数时,由于整数和小数的转换方法不同,所以先将十进制数的整数部分和小数部分分

7、别转换后,再加以合并。1. 十进制整数转换为二进制整数十进制整数转换为二进制整数采纳" 除 2 取余,逆序排列 " 法。具体做法是：用2去除十进制整数,可以得到一个商和余数。再用2 去除商,又会得到一个商和余数,如此进行,直到商为零时为止,然后把先得到的余数作为二进制数的低位有效位,后得到的余数作为二进制数的高位有效位,依次排列起来。2. 十进制小数转换为二进制小数十进制小数转换成二进制小数采纳" 乘 2 取整,次序排列 " 法。具体做法是：用2 乘十进制小数, 可以得到积,将积的整数部分取出,再用2 乘余下的小数部分,又得到一个积,再将积的整数部分取出

8、,如此进行,直到积中的小数部分为零,或者达到所要求的精度为止。然后把取出的整数部分按次序排列起来,先取的整数作为二进制小数的高位有效位,后取的整数作为低位有效位。三、二进制数转换成八进制数三位二进制数,得一位八进制数。101010011=（ 101）5（ 010）2（ 011） 3=523四、八进制数转换成二进制数一位八进制数,得三位二进制数。523=（ 101） 5（ 010） 2（011） 3=101010011五、二进制数转换成十六进制数四位二进制数,得一位十六进制数。1101000101100=（ 1010） A （ 0010 ）2（ 1100） C =A2C六、十六进制数转换成二进制

9、数一位十六进制数,得四位二进制数。A2C = （ 1010）A （ 0010） 2（ 1100） C =1101000101100十进制整数转二进制整数：除2 取余用 2 辗转相除至结果为1将余数和最终的 1 从下向上倒序写就是结果例如 302302/2 = 151 余 0可编辑资料 - - - 欢迎下载精品名师归纳总结151/2 = 75余 175/2 = 37 余 137/2 = 18 余 118/2 = 9 余 09/2 = 4 余 14/2 = 2 余 02/2 = 1 余 0故二进制为 100101110二进制转十进制从最终一位开头算,依次列为第0、1、2.位第 n 位的数（ 0 或

10、 1）乘以 2 的 n 次方得到的结果相加就是答案 例如 :01101011.转十进制 :第 0 位:1 乘 2 的 0 次方 =11 乘 2 的 1 次方 =20 乘 2 的 2 次方 01 乘 2 的 3 次方 80 乘 2 的 4 次方 01 乘 2 的 5 次方 321 乘 2 的 6 次方 640 乘 2 的 7 次方 0然后： 1 2 0 80 3264 0 107.二进制 01101011十进制 107 第三章1. 主存的性能指标有哪些？储备容量,存取时间,储备周期,储备器带宽。存取时间,储备周期,储备器带宽反映了主存的速度指标。2. 储备器容量的扩充方法及应用。P731. 字长

11、位数扩展2. 字储备容量扩展P1011.设有一个具有 20 位的址和 32 位字长的储备器,问：（1） 该储备器能储备多少个字节的信息？（2） 假如储备器由 512K*8 位 SRAM 芯片组成,需要多少片？（3） 需要多少位的址做芯片挑选？ 解：（ 1） 220*32/8=222=4M字节（2）（ 1024K*32 ） /（ 512K*8 ） =2*4=8 片（3） 1 位5.要求用 256K*16位 SRAM 芯片设计 1024K*32位的储备器。 SRAM 芯片有两个掌握端： 当 W/R=1 时执行读操作,当W/R=0 时执行读操作。解：需要（ 1024K*32 ） /（ 256K*16

12、 ） =4*2=8 片 SRAM 芯片,需要 log2 1024K /256K=2位的址做芯片挑选可编辑资料 - - - 欢迎下载精品名师归纳总结7.某机器中,已知配有一个的址空间为 0000H-3FFFH 的 ROM 区域。现在再用一个 RAM 芯片（8K*8 ）形成 40K*16 位的 RAM 区域, 起始的址为 6000H 。假设 RAM 芯片有 CS 和 WE 信号掌握端。 CPU 的的址总线为 A15 -A0 ,数据总线为 D15 -D0 ,掌握信号为 R/W（读 /写）,（访存）,要求：（1） 画出主存的址框图。（2） 画出组成连接框图。可编辑资料 - - - 欢迎下载精品名师归纳

13、总结解：（ 1）需要（ 40K*16 ）/（ 8K*8 ） =5*2=10 片 SRAM 芯片, log2 40K /8K2.取2 址做芯片挑选（2）3 位的可编辑资料 - - - 欢迎下载精品名师归纳总结3. 双端口储备器和多体交叉储备器的工作原理。P 86双端口储备器采纳空间并行技术,具有两组相互独立的掌握电路,进行并行的独立操作。多体交叉储备器采纳时间并行技术,具有多个相互独立, 容量相同的模块, 各模块的读写过程采纳流水线方式重叠进行。4. cache 储备器的原理、映射方式、写回方式及相关的运算。P93CPU 与 cache 之间的数据交换是以字为单位,而 cache 与主存之间的数

14、据交换是以块为单位。一个块由如干字组成,是定长的。当CPU 读取主存中一个字时,便发出此字的映射方式1.全相联映射方式2.直接映射方式3. 组相联映射方式cache 的数据块大小称为行,主存的数据块大小称为块。行与块是等长的。在全相联映射方式中,将主存中一个块的的址（块号）与块的modm 式中 m 为 cache 中的总行数。在直接映射方式中, cache 将 s 位的块的址分成两部分：r 位作为 cache 的行的址, s-r 位作为标记（ tag）与块数据一起储存在该行。可编辑资料 - - - 欢迎下载精品名师归纳总结组相联映射方式：将cache 分成 u 组,每组 v 行。主存块存放到哪

15、个组是固定的,至于存到该组哪一行是敏捷的,即有如下函数关系：m=u*v组号q=jmodu块内存的址中s 位块号划分成两部分： 低序的 d 位（ 2d=u ）用于表示 cache 组号, 高序的 s-d位作为标记（ tag）与块数据一起存于此组的某行中。P99写回方式1.写回法2.全写法3.写一次法写回法：当 CPU 写 cache 命中时,只修改 cache 的9.CPU 执行一段程序时, cache 完成存取的次数为 2420 次, 主存完成存取的次数为 80 次, 已知 cache 储备周期为 40ns,主存储备周期为 240ns,求 cache/主存系统的效率和平均拜访时间。第四章1.

16、指令的格式由哪两部分组成,各部分的作用。P105由操作码字段和的址码字段组成。指令的操作码表示该指令应进行什么性质的操作。指令的的址码指明指令中所需操作数的的址。2. 依据操作码,进行有关指令条数的运算。P1254.指令格式结构如下所示,试分析指令格式及寻址方式特点。指令格式及寻址方式特点：（1） 操作码字段 6 位,可指定 64 种操作。第 10 到第 7 位留空。指令长度为32 位,双字长可编辑资料 - - - 欢迎下载精品名师归纳总结二的址指令,用于拜访储备器。（2） RS 型指令,一个操作数在通用寄存器（共16 个）,另一个操作数在主存中。（3） 有效的址可通过变址寻址求得,即有效的址

17、等于变址寄存器（共16 个） 2.跳动寻址方式数据的寻址方式：1.隐含寻址2.立刻寻址3.直接寻址4.间接寻址5.寄存器寻址6.寄存器间接寻址7.偏移寻址8.段寻址9.堆栈寻址7.偏移寻址：相对寻址,基址寻址,变址寻址。P1257.某运算机字长为 32 位,主存容量为 64K 字,采纳单字长单的址指令,共有40条指令。试采纳直接,立刻,变址,相对四种寻址方式设计指令格式。P12612.依据操作数所在位置,指出其寻址方式（填空）：（1） 操作数在寄存器中,为（寄存器）寻址方式。（2） 操作数的址在寄存器中,为（寄存器间接）寻址方式。（3） 操作数在指令中,为（立刻）寻址方式。（4） 操作数的址（

18、主存）在指令中,为（直接）寻址方式。（5） 操作数的的址,为某一寄存器CPU 的功能：指令掌握,操作掌握,时间掌握,数据加工。CPU 的组成部分：运算器,cache,掌握器。2.CPU 中主要寄存器的作用。P129指令寄存器（ IR ）程序计数器（ PC）数据的址寄存器（ AR ）缓冲寄存器（ DR ）通用寄存器（ R0-R3 ）状态字寄存器（ PSW）指令寄存器（ IR ）用来储存当前正在执行的一条指令。程序计数器（ PC） 确定下一条指令的的址。的址寄存器（ AR ）用来储存当前CPU 所拜访的数据cache 储备器中单元的的址。数据缓冲寄存器（ DR ）作为 ALU 运算结果和通用寄存器

19、之间信息传送中时间上的缓冲。补偿 CPU 和内存, 外围设备之间在操作速度上的差别。可编辑资料 - - - 欢迎下载精品名师归纳总结通用寄存器（ R0-R3 ）当算术规律单元（ ALU ）执行算术或规律运算时,为ALU 供应一个工作区。状态字寄存器（ PSW）储存由算术指令和规律指令运算或测试结果建立的各种条件代码。3. 指令周期、机器周期、时钟周期的定义及三者之间的关系。P130指令周期： CPU 取出一条指令并执行这条指令所需的时间。机器周期（ CPU 周期）：从指令周期经常用如干个CPU 周期数来表示。一个CPU周期又包含如干个时钟周期（节拍脉冲或T 周期）。4. 用方框图语言表示指令周

20、期。P139图 5.14用方框图语言表示指令周期P128图 5.1CPU 模型P181参见上图的数据通路,画出取数指令“ LAD（ R3 ）,R0 ”的指令周期流程图,其含义是将（ R3）为的址数存单元的微命令：掌握部件通过掌握线向执行部件发出的各种 掌握命令。微操作：执行部件接受微命令后所进行的操作。相容性微命令：在同时或同一个CPU 周期内可以并行执行的微操作。相斥性微命令：不能在同时或不能在同一个CPU 周期内并行执行的微操作。可编辑资料 - - - 欢迎下载精品名师归纳总结6.微指令与机器指令的关系。P1501.一条机器指令对应一个微程序,这个微程序是有如干条微指令组成的。2.指令与资

21、源相关,数据相关,掌握相关三种数据相关的名称：写后读（RAW ）读后写（ WAR ）写后写（ WAW ）P1658.流水时空图的画法、吞吐率和加速比的运算。P18213.指令流水线有取址（ IF ）,译码（ ID ） ,执行（ EX ）,访存（ MEM ）,写回寄存器堆（ WB ）五个过程段,共有20 条指令连续输入此流水线。（1） 画出流水处理的时空图,假设时钟周期为100ns。（2） 求流水线的实际吞吐率（单位时间里执行完毕的指令数）。（3） 求流水线的加速比。第六章1. 总线带宽的运算。P1852. 总线中信息的传送方式有哪几种,各有什么特点？ P190串行传送,并行传送和分时传送。串行

22、传送：只需要一条传输线,且采纳脉冲传送。需要指定位时间,传送时低位在前,高位在后。并行传送： 信息有多少二进制位组成,就需要多少条传输线,采纳电位传送。并行数据传送比串行数据传送快得多。分时传送： 一是采纳总线复用方式, 某个传输线上既传送的址信息,又传送数据信息。为此必需划分时间片, 以便在不同的时间间隔中完成传送的址和传送数据的任务。另一种概念是共享总线的部件分时使用总线。可编辑资料 - - - 欢迎下载精品名师归纳总结3. 串行方式下波特率的运算及波形图的画法。P1934. 总线的仲裁方式有哪些？集中式仲裁下几种方式各自的特点。集中式仲裁和分布式仲裁。集中式仲裁： P194（1） 链式查

23、询方式：总线授权信号BG 串行的从一个 I/O 接口传送到下一个I/O 接口。优点：只用很少几根线就能按肯定优先次序实现总线仲裁,并且简洁扩充。缺点：对询问链的 电路故障很敏锐,优先级固定,离总线仲裁器越近优先级越高。（2） 计数器定时查询方式：假如计数从“0”开头,就与链式查询方式相同。假如计数从中止点开头,就每个设备使用总线的优先级相等。（3） 独立恳求方式： 每一个共享总线的设备均有一对总线恳求线BR 和总线授权线 BG。优点：响应时间快,对优先次序的确定相当敏捷。5. 总线的定时有哪几种？各自的特点。P196同步定时和异步定时。同步定时： 采纳公共时钟, 每个功能模块什么时候发送或接收

24、信息都由统一时钟规定,同步定时具有较高的传输频率。异步定时： 不需要统一的公共时钟信号, 总线周期的长度是可变的, 不把响应时间强加到功能模块上。 答应快速和慢速的功能模块都能连接到同一总线上。 但增加了总线的复杂性和成本。第七章1. 外围设备的作用和分类。P209除了 CPU 和主存外,运算机系统的每一部分都可作为一个外围设备来看待。外围设备的作用是在运算机和其他机器之间,以及运算机与用户之间供应联系。分类：输入设备,输出设备,外存设备,数据通信设备,过程掌握设备。2. 磁盘储备器的主要技术指标及相关运算。P2161 英寸 =25.4 毫米磁盘储备器的主要技术指标：储备密度,储备容量,平均存

25、取时间,数据传输率。储备密度分道密度, 位密度和面密度。 道密度是沿磁盘半径方向单位长度上的磁道数,单位道/ 英寸。位密度是磁道单位长度上能记录的二进制代码位数,单位位/英寸。面密度是位密度和道密度的乘积,单位位/平方英寸。储备容量是一个磁盘储备器所能储备的字节总数。平均存取时间： 存取时间是指从发出读写命令后,磁头从某一起始位置移动至新的记录位置, 到开头从盘片表面读出或写入信息加上传送数据所需要的时间。包括： 找道时间, 等待时间和数据传送时间。找道时间：将磁头定位至所要求的磁道上所需的时间。等待时间：找道完成后至磁道上需要拜访的信息到达磁头下的时间。可编辑资料 - - - 欢迎下载精品名

26、师归纳总结数据传送时间：磁头读取所拜访的信息所用的时间。数据传输率：磁盘储备器在单位时间内向主机传送数据的字节数。P217P2346.某双面磁盘, 每面有 220 道,已知磁盘转速r=4000 转/分,数据传输率为 185000B/s, 求磁盘总容量。解：每道储备量 =185000B/s*60s/4000 转/分=2775B磁盘总容量 =2775B*220*2=1221000B=1.16MBP23410.一台活动头磁盘机的盘片组共有20 个可用的盘面,每个盘面直径18 英寸,可供记录部分宽 5 英寸,已知道密度为 100 道/英寸,位密度为 1000 位/英寸（最每盘面道数 =5*100=50

27、0 道每道储备量 =2*3.14*4*1000=25120b盘片组总容量 =25120b*500*20=251.2兆位转速 r=（ 1MB/s*60s ） /25120b19108.3=19109（转） 3.磁盘 cache 与主存 cache 的异同点。P218主存 cache在 CPU 和主存之间, 存取时间短, 全用硬件来实现。 磁盘 cache在主存和磁盘之间,一次存取的数量大,数据集中,速度要求较主存的cache 低,一般由硬件和软件共从完成。4.辨论率、灰度级、刷存、刷存带宽的概念和有关运算。P224辨论率是指显示器所能表示的像素个数。灰度级是指黑白显示器中所显示的像素点的亮暗差别

28、,在彩色显示器中就表现为颜色的不同。灰度级越多,图像层次越清晰逼真。刷存（刷新储备器）是指储备一帧图像信息的储备器。储备量M=r*C 。辨论率 r 越高,颜色深度 C 越多,刷新储备器容量越大。如辨论率为1024*1024 ,256 级颜色深度的图像,储备容量 M=1024*1024*8bit=1MB。可编辑资料 - - - 欢迎下载精品名师归纳总结第八章1. CPU 与外围设备的信息交换方式有哪几种,各自特点是什么？程序查询方式,程序中断方式,直接内存拜访（DMA ）方式,通道方式。程序查询方式：数据在CPU 和外围设备之间的传送完全靠运算机程序掌握。优点：CPU 的操作和外围设备的操作能够

29、同步,而且硬件结构比较简洁。缺点： 外围设备动作很慢时将铺张 CPU 许多时间。程序中断方式：当一个中断发生时,CPU 暂停它的现行程序,而转向中断处理程序程序。当中断处理完毕后, CPU 又返回到它原先的程序停止的的方连续执行。适用于随机显现的服务,并且一旦提出要求,应立刻执行。直接内存拜访（ DMA ）方式：一种完全由硬件执行I/O交换的工作方式。DMA掌握器从CPU 完全接管对总线的掌握。数据交换不经过CPU ,而直接在内存和外围设备之间进行, 以高速传送数据。优点： 数据传输速率很高,传输速率仅受到内存拜访时间的限制。适用于内存和高速外围设备之间大批数据交换的场合。通道方式： 通道是一

30、个具有特别功能的处理器,可以实现对外围设备的统一治理和外围设备与内存之间的数据传送。2. 中断处理过程中需留意的问题。程序中断方式,外界中断恳求是随机的,但CPU 只有在当前一条指令执行完毕后,转入公操作时才受理设备的中断恳求。当 CPU 响应外设的中断恳求时,CPU 发出中断响应信号,同时关闭中断（“中断屏蔽 ”触发器置 “1）”,并且把程序计数器PC 的内容,以及当前指令执行完毕后CPU 的状态都储存到堆栈中去。中断处理过程是由硬件和软件结合来完成的。3. 多级中断结构中是怎样实现中断嵌套的？P2471. 在一个多级中断结构中,如有n 级中断,在CPU 中就有 n 个中断恳求触发器和n 个

31、中断屏蔽触发器。2. 在某一级中断被响应后, 要置 “ 1（”关闭） 本级和优先权低于本级的中断屏蔽触发器,置“ 0”（开放） 更高级的中断屏蔽触发器。使用中断堆栈储存现场信息。储存和复原现场的过程按先进后出的次序进行。3. 当本级或低级中断源发出中断恳求信号,就不响应。当更高级的中断源发出中断恳求信号时,就重复上一步的操作。4. DMA 传送方式有哪些？各自特点。P254停止 CPU 拜访内存,周期挪用,DMA与 CPU 交替拜访内存。停止 CPU 拜访内存： DMA完全占有总线。 优点是掌握简洁, 适用于数据传输率很高的设备进行成组传送。缺点是内存的效能没有充分发挥,相当一部分内存工作周期

32、是闲暇的。周期挪用：当 I/O 设备没有 DMA恳求时 CPU 按程序要求拜访内存。一旦I/O 设备有 DMA恳求,就由 I/O 设备挪用一个或几个内存周期。适用于I/O 设备读写周期大于内存储备周期的情形。DMA与 CPU 交替拜访内存：假如CPU 的工作周期比内存存取周期长得多,此时采纳交替访内的方式可以使DMA传送和 CPU 同时发挥最高的效率。不需要总线使用权的申请,建立和归仍过程。总线使用权分时掌握,各悠闲自己的时间掌握周期内拜访内存。5. DMA 掌握器有哪两种？二者有什么区分？P258挑选型 DMA掌握器,多路型 DMA 掌握器。可编辑资料 - - - 欢迎下载精品名师归纳总结挑

33、选型 DMA掌握器： 在物理上可以连接多个设备,但是在某一段时间内只能为一个设备服务。数据传送是以数据块为单位进行的。适合数据传输率很高以致接近内存存取速度的设备。多路型 DMA掌握器： 适合于同时为多个慢速外围设备服务,不仅在物理上可以连接多个外围设备, 而且在规律上也答应这些外围设备同时工作,各设备以字节交叉方式通过DMA掌握器进行数据交换。外围设备以周期挪用方式对内存进行读取。6. 通道方式下, I/O 系统的四级连接是什么？P261 CPU 与储备器 通道 I/O 模块 外围设备。7. 通道可分为哪几种类型,相互之间有什么异同？P263挑选通道,多路通道。多路通道包括（数组多路通道,字

34、节多路通道）。挑选通道： 又称高速通道, 在物理上可以连接多个设备,但在某一段时间内通道只能挑选一 个设备进行工作。 只有当这个设备的通道程序全部执行完毕后,才能执行其他设备的通道程 序。主要用于连接高速外围设备,如磁盘,磁带等。信息以数据块方式高速传输。多路通道数组多路通道： 当某设备进行数据传送时,通道只为该设备服务。 当设备在执行寻址等掌握性动作时, 通道临时断开与这个设备的连接,挂起该设备的通道程序, 去执行其他设备的通道程序。 不仅在物理上可以连接多个设备,而且在一段时间内能交替执行多个设备的通道程 序。这些设备应是高速设备。常用于大型系统。字节多路通道： 主要用于连接大量的低速设备, 一段时间内能交替执行多个设备的通道程序,使这些设备同时工作。以字节为基本单位与设备进行数据传送。可编辑资料 - - - 欢迎下载