计算机组成原理第四版课后习题答案 .docx

《计算机组成原理第四版课后习题答案 .docx》由会员分享，可在线阅读，更多相关《计算机组成原理第四版课后习题答案 .docx（36页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品名师归纳总结第一章1. 比较数字运算机和模拟运算机的特点。解：模拟运算机的特点：数值由连续量来表示，运算过程是连续的。数字运算机的特点：数值由数字量（离散量）来表示，运算按位进行。两者主要区分见P1 表 1.1 。2. 数字运算机如何分类？分类的依据是什么？解：分类：数字运算机分为专用运算机和通用运算机。通用运算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。分类依据：专用和通用是依据运算机的效率、速度、价格、运行的经济性和适应性来划分的。通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据储备容量、指令系统规模和机器价格等因素。3. 数字运算机有那些主要应用？（略）4

2、. 冯.诺依曼型运算机的主要设计思想是什么？它包括哪些主要组成部分？ 解：冯 .诺依曼型运算机的主要设计思想是：储备程序和程序掌握。储备程序：将解题的程序（指令序列）存放到储备器中。程序掌握：掌握器次序执行储备的程序，按指令功能掌握全机和谐的完成运算任务。主要组成部分有：掌握器、运算器、储备器、输入设备、输出设备。5. 什么是储备容量？什么是单元的址？什么是数据字？什么是指令字？解：储备容量：指储备器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，储备容量越大，表示运算机所能储备的信息量越多，反映了运算机储备空间的大小。单元的址：单元的址简称的址，在储备器中每个储备单元都有唯独的

3、的址编号，称为单元的址。数据字： 如某运算机字是运算操作的对象即代表要处理的数据，就称数据字。指令字： 如某运算机字代表一条指令或指令的一部分，就称指令字。可编辑资料 - - - 欢迎下载精品名师归纳总结6. 什么是指令？什么是程序？解：指令：运算机所执行的每一个基本的操作。程序：解算某一问题的一串指令序列称为该问题的运算程序，简称程序。7. 指令和数据均存放在内存中，运算机如何区分它们是指令仍是数据？解：一般来讲，在取指周期中从储备器读出的信息即指令信息。而在执行周期中从储备器中读出的信息即为数据信息。8. 什么是内存？什么是外存？什么是CPU？什么是适配器？简述其功能。解：内存：一般由半导

4、体储备器构成，装在底版上，可直接和CPU交换信息的储备器称为内储备器，简称内存。用来存放常常使用的程序和数据。外存：为了扩大储备容量，又不使成本有很大的提高，在运算机中仍配备了储备容量更大的磁盘储备器和光盘储备器，称为外储备器，简称外存。外存可储备大量的信息，计算机需要使用时，再调入内存。 CPU：包括运算器和掌握器。基本功能为：指令掌握、操作掌握、时间掌握、数据加工。适配器：连接主机和外设的部件，起一个转换器的作用，以使主机和外设和谐工作。9. 运算机的系统软件包括哪几类？说明它们的用途。解：系统软件包括：（1）服务程序：诊断、排错等（ 2）语言程序：汇编、编译、说明等（ 3）操作系统（ 4

5、）数据库治理系统用途：用来简化程序设计，简化使用方法，提高运算机的使用效率，发挥和扩大运算机的功能及用途。10. 说明软件进展的演化过程。（略）11. 现代运算机系统如何进行多级划分？这种分级观点对运算机设计会产生什么影响？解：多级划分图见P16 图 1.6 。可分为：微程序设计级、一般机器级、操作系统级、汇编语言级和高级语言级。用这种分级的观点来设计运算机，对保证产生一个良好的系统结构是有很大帮忙的。可编辑资料 - - - 欢迎下载精品名师归纳总结12. 为什么软件能够转化为硬件？硬件能够转化为软件？实现这种转化的媒介是什么？（略）13. 运算机应用 与 应用运算机 在概念上等价吗？用学科角

6、度和运算机系统的层次结构来寿命你的观点。（略）其次章1. 写出以下各数的原码、反码、补码、移码表示（用8 位二进制数）。其中MSB是最高位（又是符号位） LSB 是最低位。假如是小数，小数点在MSB之后。假如是整数，小数点在LSB之后。1 -35/64 2 23/128 3 -127 4用小数表示 -1 5用整数表示 -1解： 1 先把十进制数 -35/64写成二进制小数：-35/6410=-100011/10000002=- 1000112-110 2=-0.1000112令 x=-0.100011B x原=1.1000110 留意位数为 8 位 x反=1.0111001 x补=1.0111

7、010x移=0.0111010(2) 先把十进制数 23/128写成二进制小数：23/12810=10111/100000002=101112-111 2=0.00010112令 x=0.0001011B x原=0.0001011x反=0.0001011x补=0.0001011x移=1.0001011(3) 先把十进制数 -127 写成二进制小数：-12710=-11111112令 x= -1111111B x原=1.1111111x反=1.0000000x补=1.0000001x移=1.00000014令 x=-1.000000B 原码、反码无法表示x 补=1.0000000x移=0.000

8、00005令 Y=-1=-0000001B Y原=10000001Y反=11111110Y补=11111111Y移=011111112.设X 补= a 0， a1， a2a6 ,其中 ai 取 0 或 1，如要 x 0.5, 求 a0，a1， a2， a6 的取值。可编辑资料 - - - 欢迎下载精品名师归纳总结解： a0= 1 ， a1= 0 ， a 2， a6=11。3. 有一个字长为 32 位的浮点数，阶码10 位（包括 1 位阶符），用移码表示。尾数22 位（包括 1位尾符）用补码表示，基数R=2。请写出：1最大数的二进制表示。2最小数的二进制表示。3规格化数所能表示的数的范畴。(4)

9、 最接近于零的正规格化数与负规格化数。解：（ 1） 1111111111 0111111111111111111111（ 2） 1111111111 1000000000000000000000（ 3） 1111111111 0111111111111111111111 0111111111 1000000000000000000000（ 4） 0000000000 0000000000000000000001 0000000000 11111111111111111111114. 将以下十进制数表示成浮点规格化数，阶码3 位，用补码表示。尾数9 位，用补码表示。（ 1） 27/64（ 2）

10、-27/64解：（ 1） 27/64=11011B=0.011011B=0.11011B 浮点规格化数 : 1111 0110110000（ 2） -27/64= -11011B= -0.011011B= -0.11011B 浮点规格化数 : 1111 10010100005. 已知 X 和 Y,用变形补码运算X+Y,同时指出运算结果是否溢出。（ 1） X=0.11011 Y=0.00011（ 2） X= 0.11011 Y= -0.10101（ 3） X=-0.10110 Y=-0.00001解：（ 1）先写出 x 和 y 的变形补码再运算它们的和x 补=00.11011 y补=00.000

11、11x+y补=x补+y补=00.11011+00.00011=0.11110 x+y=0.1111B无溢出。（ 2）先写出 x 和 y 的变形补码再运算它们的和x 补=00.11011 y补=11.01011x+y补=x补+y补=00.11011+11.01011=00.00110 x+y=0.0011B无溢出。（ 3）先写出 x 和 y 的变形补码再运算它们的和x 补=11.01010 y补=11.11111x+y补=x补+y补=11.01010+11.11111=11.01001 x+y=-0.10111B无溢出可编辑资料 - - - 欢迎下载精品名师归纳总结6. 已知 X 和 Y,用变形

12、补码运算X-Y,同时指出运算结果是否溢出。1 X=0.11011 Y= -0.111112 X=0.10111 Y=0.110113 X=0.11011 Y=-0.10011解：（ 1）先写出 x 和 y 的变形补码，再运算它们的差x 补=00.11011 y补=11.00001 -y补=00.11111 x-y补=x补+-y补=00.11011+00.11111=01.11010运算结果双符号不相等 为正溢出X-Y=+1.1101B（ 2）先写出 x 和 y 的变形补码，再运算它们的差x 补=00.10111 y补=00.11011 -y补=11.00101 x-y补=00.10111+11

13、.00101=11.11100 x -y= -0.001B无溢出（ 3）先写出 x 和 y 的变形补码，再运算它们的差x 补=00.11011 y补=11.01101 -y补=00.10011 x-y补=x补+-y补=00.11011+00.10011=01.01110运算结果双符号不相等 为正溢出X-Y=+1.0111B7. 用原码阵列乘法器、补码阵列乘法器分别运算XY。（ 1） X=0.11011 Y= -0.11111（ 2） X=-0.11111 Y=-0.11011解：（ 1）用原码阵列乘法器运算： x 补=0.11011 y补=1.00001011011 1000010110110

14、00000（ 0000000000000000000 1 1 0 1 110010111011x y 补=1.0010111011 x y=-0.1101000101可编辑资料 - - - 欢迎下载精品名师归纳总结8. 用原码阵列除法器运算XY。（ 1） X=0.11000 Y= -0.11111（ 2） X=-0.01011 Y=0.11001解：（ 1） x原=x 补=0.11000- y补=1.00001被除数 X0.11000+-y补 1.00001余数为负 1.11001 q0=0左移 1.10010+|y|补0.11111余数为正 0.10001 q1=1左移 1.00010+-|

15、y|补 1.00001余数为正 0.00011 q2=1左移 0.00110+-|y|补 1.00001余数为负 1.00111 q3=0左移 0.01110+|y|补0.11111余数为负 1.01101 q4=0左移 0.11010+|y|补0.11111余数为负1.11001q5=0+|y|补0.11111余数0.11000故 x y 原=1.11000余数为0.11000B即 xy=-0.11000B9. 设阶为 5 位 包括 2 位阶符 ,尾数为 8 位 包括 2 位数符 ,阶码、尾数均用补码表示,完成以下取值的 X+Y ， X-Y 运算：（ 1） X=0.100101Y=-0.01

16、1110（ 2） X=（ -0.010110 ） Y=0.010110可编辑资料 - - - 欢迎下载精品名师归纳总结解：（ 1）将 y 规格化得： y=-0.111100x 浮=1101 ， 00.100101 y浮=1101， 11.000100 -y浮=1101， 00.111100 对阶 E 补=Ex 补+-Ey补=1101+0011=0000 E x=Ey 尾数相加相加相减00.10010100.100101+ 11.000100+ 00.11110011.10100101.100001x+y浮=1101,11.101001左规 x+y浮=1100,11.010010 x+y=-0.

17、101110x-y浮=1101,01.100001右规 x-y浮=1110,00.1100001舍入处理得 x-y浮=1110,00.110001 x -y=0.110001（ 2） x浮=1011 ， 11.101010 y浮=1100， 00.010110 -y浮=1100， 11.101010 对阶 E 补=Ex 补+-Ey补=1011+0100=1111 E=-1 x 尾数相加相加浮=1100 ， 11.1101010相减11.110101011.1101010+ 00.010110+ 11.10101000.001011011.0111110x+y浮=1100,00.0010110左

18、规 x+y浮=1010,00.1011000 x+y=0.1011Bx-y浮=1100,11.0111110 x -y=（ -0.100001B ）13. 某加法器进位链小组信号为C4C3C2C1 ，低位来的信号为C0 ，请分别按下述两种方式写出C4C3C2C1 的规律表达式。（ 1） 串行进位方式（ 2） 并行进位方式解 ：（ 1）串行进位方式：可编辑资料 - - - 欢迎下载精品名师归纳总结C1= G1 + P1 C 0其中：G1= A1 B 1，P 1= A1B1C2= G2 + P2 C 1G2= A2 B 2，P 2= A2B2C3= G3 + P3 C 2G3= A3 B 3，P

19、3= A3B3C4= G4 + P4 C 3G4= A4 B 4，P 4= A4B42并行进位方式：C1 = G 1 + P 1 C 0C2 = G 2 + P 2 G1 + P 2 P 1 C 0C3 = G 3 + P 3 G2 + P 3 P 2 G 1 + P 3 P 2 P 1 C0C4 = G 4 + P 4 G3 + P 4 P 3 G 2 + P 4 P 3 P 2 G1 + P 4 P 3 P 2 P 1 C 0其中 G1-G4 ， P1-P4 表达式与串行进位方式相同。14. 某机字长 16 位，使用四片 74181 组成 ALU，设最低位序标注为0 位，要求：（ 1）写出

20、第 5 位的进位信号 C6 的规律表达式。（ 2）估算产生 C6 所需的最长时间。（ 3）估算最长的求和时间。解：（ 1） 组成最低四位的74181 进位输出为： C4=G+P C0 ， C0 为向第 0 位的进位其中： G=y3+x3y2+x2x 3y 1+x1x2x 3y 0, P=x 0x 1x2x3所以 ： C5=y4+x4C4C6=y5+x5C5=y5+x5y4+x5x4C4（ 2） 设标准门推迟时间为T， 与或非 门推迟时间为 1.5T ，就进位信号 C0 由最低位传送至 C6 需经一个反相器，两级 与或非 门，故产生 C6 的最长推迟时间为：T+21.5T=4T（ 3）最长求和时

21、间应从施加操作数到ALU算起：第一片 74181 有 3 级 与或非 门（产生掌握参数 x0， y0Cn+4） , 其次、第三片 74181 共 2 级反相器和2 级 与或非 门（进位链），第四片74181 求和规律（ 1 级 与或非 门和 1 级半加器，其推迟时间为3T），故总的加法时间为：T=31.5T+2T+21.5T+1.5T+1.5T+3T=14T17设 A， B， C 是三个 16 位的通用寄存器，请设计一个16 位定点补码运算器，能实现下述功能：（ 1） ABA（ 2） BCA, C （高位积在寄存器A 中）（ 3） ABC（商在寄存器C 中）解：设计能完成加、减、乘、除运算的1

22、6 位定点补码运算器框图。分析各寄存器作用：加减乘除A被加数和同左初始为 0部分积乘积（H）被除数余数除数B加数同左被乘数可编辑资料 - - - 欢迎下载精品名师归纳总结C-乘数乘积（ L）商 A ：累加器（ 16 位），具有输入、输出、累加功能及双向移位功能。B ：数据寄存器（ 16 位），具有输入、输出功能。C ：乘商寄存器（ 16 位），具有输入、输出功能及双向移位功能。画出框图：第三章1. 有一个具有 20 位的址和 32 位字长的储备器，问：（ 1） 该储备器能储备多少个字节的信息？（ 2） 假如储备器由 512K8 位 SRAM芯片组成，需要多少芯片？（ 3） 需要多少位的址作芯片

23、选择？解：（ 1） 220= 1M ， 该储备器能储备的信息为： 1M32/8=4MB（ 2）（ 1000/512 ）（ 32/8 ） = 8 （片）（ 3） 需要 1 位的址作为芯片选择。2. 已知某 64 位机主存采纳半导体储备器，其的址码为26 位，如使用 256K16 位的 DRAM芯片组成该机所答应的最大主存空间，并选用模块板结构形式，问：（ 1） 每个模块板为 1024K64位，共需几个模块板？（ 2） 个模块板内共有多少DRAM芯片 .（ 3）主存共需多少DRAM芯片 . CPU 如何选择各模块板？解： 1.共需模块板数为m：m=64 块2.每个模块板内有DRAM芯片数为 n:n

24、=/64/16=16 片 3主存共需 DRAM芯片为： 1664=1024 片每个模块板有 16 片 DRAM芯片，容量为 1024K64 位，需 20 根的址线 A19A0 完成可编辑资料 - - - 欢迎下载精品名师归纳总结模块板内储备单元寻址。一共有64 块模块板，采纳6 根高位的址线 A25A20 ，通过6： 64 译码器译码产生片选信号对各模块板进行选择。3. 用 16K8 位的 DRAM芯片组成 64K32 位储备器，要求：(1) 画出该储备器的组成规律框图。(2) 设储备器读 / 写周期为 0.5 S, CPU 在 1 S内至少要拜访一次。试问采纳哪种刷新方式比较合理？两次刷新的

25、最大时间间隔是多少？对全部储备单元刷新一遍所需的实际刷新时间是多少？解：（ 1）组成 64K32 位储备器需储备芯片数为N=（ 64K/16K ）（ 32 位/8 位） =16 （片）每 4 片组成 16K32 位的储备区，有A13-A 0 作为片内的址，用A15 A 14 经 2： 4 译码器产生片选信号，规律框图如下所示：（2）依题意，采纳异步刷新方式较合理，可满意设 16K8 位储备芯片的阵列结构为步刷新的间隔时间为：CPU在 1 S 内至少拜访内存一次的要求。128 行 128 列，按行刷新，刷新周期T=2ms，就异就两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为

26、 15.5-0.5=15 S对全部储备单元刷新一遍所需时间为tRtR 0.5 128=64 S可编辑资料 - - - 欢迎下载精品名师归纳总结7某机器中，已知配有一个的址空间为0000H-3FFFH 的 ROM区域。现在再用一个RAM芯片8K8 形成 40K16 位的 RAM区域，起始的址为6000H, 假定 RAM芯片有和信号掌握端。 CPU的的址总线为 A15-A 0，数据总线为 D15-D0，掌握信号为 R/ 读/ 写 ， 访存 ，要求：（ 1） 画出的址译码方案。（ 2） 将 ROM与 RAM同 CPU连接。解：（ 1）依题意，主存的址空间分布如右图所示，可选用2 片 2712816K

27、8 位 的 EPROM作为ROM区。 10 片的 8K8 位 RAM片组成 40K16 位的 RAM区。 27128 需 14 位片内的址，而RAM需13 位片内的址，故可用A15-A13 三位高的址经译码产生片选信号, 方案如下 :可编辑资料 - - - 欢迎下载精品名师归纳总结（2）8 储备器容量为储周期 T = 100ns,的带宽各是多少？64M，字长 64 位，模块数m = 8 ，分别用次序方式和交叉方式进行组织。存数据总线宽度为64 位，总线周期 = 10ns .问次序储备器和交叉储备器解：信息总量：q = 64位 8 =512 位次序储备器和交叉储备器读出8 个字的时间分别是：t

28、2 = m T = 8 100ns =8 10st 1 = T + m - 1= 100 + 7 10 = 1.710s次序储备器带宽是：W2 = q / t2 = 512 （ 810）= 64 10（位 / S ）交叉储备器带宽是：W1 = q / t1 = 512 （ 1.710）= 301 10（位 / S ）9. CPU 执行一段程序时 , cache完成存取的次数为2420 次，主存完成存取的次数为80次，已知 cache 储备周期为 40ns ，主存储备周期为240ns ，求 cache/ 主存系统的效率和平均拜访时间。解：先求命中率hh=nc /n c +n m 24202420

29、 80 0.968就平均拜访时间为t at a0.968 40 1- 0.968240 46.4nsr24040 6cache/ 主存系统的效率为ee 1/r 1 r 0.968 86.2 10. 已知 Cache 储备周期 40ns ，主存储备周期200ns ， Cache/ 主存系统平均拜访时间为50ns ， 求 Cache 的命中率是多少？解： t a = tc h +tr 1 -h h =ta-t r /tc -t r =50-200/40-200=15/16=0.94可编辑资料 - - - 欢迎下载精品名师归纳总结11. 主存容量为 4MB，虚存容量为 1GB，就虚存的址和物理的址各

30、为多少位？如页面大小为4KB，就页表长度是多少？解：已知主存容量为4MB，虚存容量为 1GB4M 物理的址为22 位又 1G 虚拟的址为30 位页表长度为1GB4KB230212=218=256K14假设主存只有a,b,c三个页框，组成a 进 c 出的 FIFO 队列，进程拜访页面的序列是0,1,2.4,2,3,0,2,1.3,2号。用列表法求采纳LRU替换策略时的命中率。解：命中率为15. 从以下有关储备器的描述中，选择出正确的答案：A. 多体交叉储备主要解决扩充容量问题。B. 拜访储备器的恳求是由CPU发出的。C. Cache 与主存统一编址，即主存空间的某一部分属于Cache。D. Ca

31、che 的功能全由硬件实现。解： D16. 从以下有关储备器的描述中，选择出正确的答案：A. 在虚拟储备器中，外存和主存一相同的方式工作，因此答应程序员用比主存空间大得多的外存空间编程。B. 在虚拟储备器中，规律的址转换成物理的址是由硬件实现的，仅在页面失效时才由操作系统将被拜访页面从外存调到内存，必要时仍要先把被剔除的页面内容写入外存。 C储备爱护的目的是：在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其他用户程序，又要防止一个用户拜访不是安排给他的主存区，以达到数据安全和保密的要求。解： C第四章可编辑资料 - - - 欢迎下载精品名师归纳总结1. ASCll 码是 7 位，假如

32、设计主存单元字长为32 位，指令字长为12 位，是否合理？为什么？解：指令字长设计为12 位不是很合理。主存单元字长为32 位，一个储备单元可存放4 个ASCII 码，余下 4 位可作为 ASCII 码的校验位（每个ASCII 码带一位校验位），这样设计仍是合理的。但是，设计指令字长为12 位就不合理了， 12 位的指令码存放在字长32 位的主存单元中，造成 19 位不能用而铺张了储备空间。2. 假设某运算机指令长度为20 位，具有双操作数、单操作数、无操作数三类指令形式，每个操作数的址规定用6 位表示。问：如操作码字段固定为8 位，现已设计出m条双操作数指令， n 条无操作数指令，在此情形下

33、， 这台运算机最多可以设计出多少条单操作数指令？解：这台运算机最多可以设计出256-m-n 条单操作数指令3. 指令格式结构如下所示，试分析指令格式及寻址方式特点。解：指令格式及寻址方式特点如下： 单字长二的址指令。 操作码OP可指定=64 条指令。 RR 型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分别指定16 个寄存器之一）。 这种指令格式常用于算术规律类指令。4. 指令格式结构如下所示，试分析指令格式及寻址方式特点。解：指令格式及寻址方式特点如下： 双字长二的址指令。 操作码OP可指定=64 条指令。 RS 型指令，两个操作数一个在寄存器中（16 个寄存器之一），另一个在储

34、备器中。 有效的址通过变址求得：E=（变址寄存器） D，变址寄存器可有16 个。可编辑资料 - - - 欢迎下载精品名师归纳总结5. 指令格式结构如下所示，试分析指令格式及寻址方式特点。解：指令格式及寻址方式特点如下： 单字长二的址指令。 操作码OP可指定=16 条指令。 有 8 个通用寄存器，支持8 种寻址方式。 可以是RR型指令、 SS型指令、 RS型指令、6. 一种单的址指令格式如下所示，其中I 为间接特点， X 为寻址模式， D 为形式的址。 I ， X， D 组成该指令的操作数有效的址E。设 R为变址寄存器， R1 为基值寄存器， PC为程序计数器， 请在下表中第一列位置填入适当的寻

35、址方式名称。解： 直接寻址 相对寻址 变址寻址 基址寻址 间接寻址 基址间址寻址7. 某运算机字长16 位，主存容量为64K 字，采纳单字长单的址指令，共有40 条指令，试采纳直接、立刻、变址、相对四种寻址方式设计指令格式。解： 40 条指令需占用操作码字段（OP） 6 位，这样指令余下长度为10 位。为了掩盖主存640K字的的址空间，设寻址模式（X） 2 位，形式的址（D） 8 位，其指令格式如下：寻址模式定义如下：X= 0 0直接寻址 有效的址 E=D（直接寻址为 256 个储备单元）X= 0 1立刻寻址 D 字段为操作数X= 1 0变址寻址 有效的址 E= R X D （可寻址 64K

36、个储备单元）可编辑资料 - - - 欢迎下载精品名师归纳总结X= 1 1相对寻址 有效的址 E= （ PC） D （可寻址 64K 个储备单元）其中 RX 为变址寄存器（ 16 位）， PC为程序计数器（16 位），在变址和相对寻址时，位移量 D 可正可负。8. 某机字长为 32 位，主存容量为1M，单字长指令 , 有 50 种操作码 , 采纳页面寻址、立刻、直 接等寻址方式。 CPU中有 PC， IR ， AR, DR 和 16 个通用寄存器，页面寻址可用PC高位部分与形式的址部分拼接成有效的址。问：（ 1）指令格式如何支配？（ 2）主存能划分成多少页面？每页多少单元？（ 3）能否增加其他寻

37、址方式？解:（ 1）依题意 , 指令字长 32 位，主存 1M字，需 20 位的址 A19-A0 。50 种操作码，需 6 位OP，指令寻址方式 Mode为 2 位，指定寄存器 Rn 需 4 位。设有单的址指令、双的址指令和零的址指令，现只争论前二种指令。单的址指令的格式为：Mode=00 时为立刻寻址方式，指令的23 0 位为立刻数。Mode=01 时为直接寻址方式，指令的19 0 位为有效的址。双的址指令的格式为：Mode1=01 时为寄存器直接寻址方式，操作数S=Rn 。 Mode1=11 时为寄存器间址寻址方式,有效的址 E=Rn 。Mode2=00 时为立刻寻址方式，指令的13-0

38、位为立刻数。Mode2=01 时为页面寻址方式。Mode2=10 时为变址寻址方式，E=Rn+D 。 Mode2=11 时为变址间址寻址方式, E=Rn+D。（ 2）由于页面寻址方式时，D 为 14 位，所以页面大小应为 16K 字，就 1M字可分为 64 个页面。可由 PC的高 6 位指出页面号。（ 3）能增加其它寻址方式，例上述间址方式、变址间址寻址方式。14. 从以下有关RISC 的描述中，选择正确答案。A. 采纳 RISC 技术后，运算机的体系结构又复原到早期的比较简洁的情形。B. 为了实现兼容，新设计的RISC，是从原先 CISC 系统的指令系统中选择一部分实现的。C. RISC 的

39、主要目标是削减指令数，提高指令执行效率。D. RISC 设有乘、除法指令和浮点运算指令。可编辑资料 - - - 欢迎下载精品名师归纳总结解： C15. 依据操作数所在位置，指出其寻址方式（填空）：（ 1）操作数在寄存器中，为（A）寻址方式。（ 2）操作数的址在寄存器，为（B）寻址方式。（ 3）操作数在指令中，为（C）寻址方式。（ 4）操作数的址（主存）在指令中，为（D）寻址方式（ 5）操作数的的址，为某一寄存器内容与位移量之和可以是（E， F， G）寻址方式。解： A：寄存器直接。B ： 寄存器间接。C ：立刻。D： 直接。E ：相对。F ：基值。 G：变址第五章1. 请在括号内填入适当答案。

40、在CPU中：(1) 储存当前正在执行的指令的寄存器是（指令寄存器 IR ）。(2) 储存当前刚要执行的指令的址的寄存器是 程序计数器PC 。(3) 算术规律运算结果通常放在（通用寄存器）和（ 数据缓冲寄存器DR ）。2. 参见下图（课本P166 图 5.15 ）的数据通路。画出存数指令STA R1， R2 的指令周期流程图，其含义是将寄存器R1 的内容传送至（R2）为的址的主存单元中。标出各微操作信号序列。解： STA R1， R2 指令是一条存数指令，其指令周期流程图如下图所示：可编辑资料 - - - 欢迎下载精品名师归纳总结3. 参见课本 P166 图 5.15 的数据通路，画出取数指令LDA（ R3）， RO的指令周期流程图， 其含义是将 R3 为的址的主存单元的内容取至寄存器R0 中，标出各微操作掌握信号序列。5. 假如在一个 CPU周期中要产生 3 个脉冲 T 1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画出时序产生器规