数字电路课程设计八路抢答器附proteus文件下载.docx

《数字电路课程设计八路抢答器附proteus文件下载.docx》由会员分享，可在线阅读，更多相关《数字电路课程设计八路抢答器附proteus文件下载.docx（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字电路课程设计八路抢答器附proteus文件下载 数字电路课程设计（论文） 题目 姓名 学号 专业班级 11通信工程2班 指导教师 学院信息科学与工程学院 完成日期2022年6月6日 宁波理工学院 Proteus仿真下载： /share/link?shareid=3269742360&uk=1662325156 摘要 八路抢答器由抢答启动电路、启动报警电路、选手编号译码显示电路、复位电路组成。 抢答器主要器件有74LS148、74LS74、555定时器。 抢答器的输入为八路抢答按钮及主持人控制的抢答“开始”和“复位”二个按钮。抢答器的输出有一个发光二极管、一个数码显示管和一个蜂鸣器。 八路抢

2、答器电路是基于七路抢答电路的一个改装。相比七路抢答电路可以供更多一人抢答，虽然其中有个小问题存在，但不影响抢答器的使用。 基于proteus，经过元器件的选取，电路的连接，参数的设置，最终仿真等工作，最终实现了蜂鸣提示数码显示八路抢答功能。 关键词：竞赛抢答器；74LS148；74LS74；555定时器 第一章电路器件介绍 （1）74LS148编码器 74LS148 为 8 线3 线优先编码器，共有 54/74148 和 54/74LS148 两种线路结构型式，将 8 条数据线（07）进行 3 线(4-2-1)二进制（八进制）优先编码，即对最高位数据线进行译码。利用选通端（EI）和输出选通端（

3、EO）可进行八进制扩展。 07 编码输入端(低电平有效) EI 选通输入端(低电平有效) A0、A1、A2 三位二进制编码输出信号即编码输出端(低电平有效) GS 片优先编码输出端即宽展端(低电平有效) EO 选通输出端，即使能输出端 （2）74LS74集成D触发器 74LS74是双D触发器（内部集成二个D触发器），上升沿触发，互补输出 （3）555定时器 555定时器内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3 1脚：外接电源负端VSS或接地，一般情况下接地。 2脚：低触发端 3脚：输出端Vo

4、4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。 5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。 6脚：TH高触发端。 7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。 8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 16V，CMOS型时基电路VCC的范围为3 18V。一般用5V。 第二章竞赛抢答电路分析 1、仿真运行初始状态 刚运行时，74LS148的各个输入07应为高电平，E1=0，A1A2A0=

5、111.GS=1，EO=0 2、复位按钮作用后 产生一个短暂的低电平，应使电路状态产生如下变化：74LS148的E1=1，即先封锁各路抢答信号，其他状态不变。 3、开始按钮作用后 产生一个短暂的低电平，应使电路状态产生如下变化：74LS148的E1=0允许各路抢答，同是，喇叭发出嘀的声响。 4、比七路多一路的抢答改装 （1）74LS47有个测灯输入端LT，当此信号输入低电平时，显示8。把U6:C 输出连接到74LS47的LT端，复位后由于U6：C的一路输出为0，另一路来自U5:A，使其在第8路抢答时为0，即把第8路抢答时低电平输入接至U5:A的异步置位端。 （2）第八路强大成功后对17路的封锁。U6:C输出的低电平一方面直接给74LS47的LT，使其显示8，另一方面经反相器U9后变高送给或门U6:D，使其为高，接入E1，封锁74LS148的输入。