2022年杜永芳电子琴设计.docx

《2022年杜永芳电子琴设计.docx》由会员分享，可在线阅读，更多相关《2022年杜永芳电子琴设计.docx（50页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选学习资料 - - - - - - - - - 河海高校运算机与信息学院（常州）课程设计报告题 目 HDL 工程设计报告专业、学号自动化 0962510102 授课班号 278603 名师归纳总结 同学姓名杜永芳第 1 页,共 27 页指导老师单鸣雷- - - - - - -精选学习资料 - - - - - - - - - 完成时间 2022-12-29 课程设计（报告）任务书（理 工 科 类）、课程设计（报告）题目：电子琴设计、课程设计（论文）工作内容一、课程设计目标1、培育综合运用学问和独立开展实践创新地才能；2、深化学习 Verilog HDL, 明白其编程环境；3、学会运用 Mode

2、lsim 和 Quartus II 等编程仿真软件；4、将硬件语言编程与硬件实物功能演示相结合 二、争论方法及手段应用,加深懂得 Verilog HDL 地学习；1、将任务分成如干模块 ,查阅相关论文资料 ,分模块调试和完成任务；2、遇到问题小组成员准时争论得出解决方法；3、遇到本组内解决不了地问题,准时和其他小组沟通或询问老师；4、程序仿真 ,仿真无问题后进行模块调试 ,依据试验箱上地硬件实现是否符合要 求来检验程序正确与否 . 三、课程设计预期成效1、完成试验环境搭建；2、具有手动弹奏和自动播放功能；3、以按键（或开关）作为琴键,至少可以通过蜂鸣器输出7 个音阶；4、自动播放曲目至少两首；

3、名师归纳总结 - - - - - - -第 2 页,共 27 页精选学习资料 - - - - - - - - - 同学姓名：杜永芳 专业年级： 09 自动化摘 要简易电子琴地设计通过通过软硬件结合实现,硬件系统包括主控器芯片、9个按键、 LED 、蜂鸣器等,软件资源包括编写Verilog HDL 程序地应用软件Modelsim 和仿真软件Quartus II.电子琴有按键代替琴键地弹奏功能和自动播放功能 .按键有七个音 ,自动播放功能中有三首曲子 ,分别是两只老虎、天空之城和康定情歌.程序共有五个模块 ,分别为主模块、琴键模块、曲 1 模块、曲 2模块、曲 3 模块 .硬件实现是用三个LED

4、灯组合亮暗分别表示七个按键按下情形 ,另外两个按键用来挑选曲目 .试验箱原始时钟为 50MHz, 分频后变成不同地频率输出 ,通过蜂鸣器输出不同频率地声音 .音乐地节拍通过分频变为 4Hz,作为 1/4 拍.通过主模块调用各模块实现电子琴地功能 . 【关键词】 Verilog HDL 电子琴 模块 分频名师归纳总结 - - - - - - -第 3 页,共 27 页精选学习资料 - - - - - - - - - ABSTRACT This article introduced the simple electric pianos design. It realizes through the

5、 software and hardware union. The hardware system includes a director, 9 keys, LEDs and a buzzer. The software design uses Verilog HDL. Emulation uses Quartus II. It can broadcast the system establishment the corresponding note, and can complete a military song the broadcast, but also has shows the

6、sound the function. Designs the simple electric piano to have in the hardware. The program has seven modules, including main module, fractional frequency module and so on. Keyboard with keys to play the function and replace the keys to play function. Key has seven sound, automatic playback function

7、with three in song, were the two tiger , the sky city and kangding love songs. Software has its merit. It is perfect in the software Verilog HDL. The original frequency is divided into different frequencys. The piano makes sound by the buzzer with different frequencys. 【 keywords】Verilog HDL electri

8、c piano module fractional frequency 名师归纳总结 - - - - - - -第 4 页,共 27 页精选学习资料 - - - - - - - - - 第一章 系统设计第一节 课题目标及总体方案本次工程设计课程地目标是让我们在学习Verilog HDL 地基础上更加深化地懂得硬件设计语言地功能、作用及其特点 , 并且将我们地动手才能与创新才能结合起来 . 本次电子琴试验地目标是：1、具有手动弹奏和自动播放功能；2、以按键（或开关）作为琴键,至少可以通过蜂鸣器输出7 个音阶；3、自动播放曲目至少两首；本次试验地方框图为：（每个模块中都有分频）曲目 1两只老虎模块

9、名 bell mm=01 主模块曲 目2 康mm=10 九个键mm=00 按键模块名Key1 到Key1 定情歌Key7 用于到模块名 bell2 弹奏Key7 Key8 与模块Key9digital_piano （mm）用于挑选歌曲mm=11 名师归纳总结 曲目 3天空之城第 5 页,共 27 页- - - - - - -精选学习资料 - - - - - - - - - 其次节 设计框图说明一、主模块主模块中用 mm=key8,key9值地不同挑选调用不同模块 ,mm=01调用曲目 1模块 , 即bell 模块； mm=10调用曲目 2模块 , 即bell2 模块； mm=11调用曲目 3模

10、块 , 即bell3 模块；而在key8 与 key9 没有被按下地情形下 , 程序调用按键模块, 即digital_piano模块module maininclk,outclk,key1,key2,key3,key4,key5,key6,key7,key8,key9,num；input inclk；input key1,key2,key3,key4,key5,key6,key7,key8,key9；output outclk；output3:0num；reg outclk,clk_6M；reg 3:0c；wire out1,out2,out3,out4；wire8:0 key；reg 1:0

11、mm ；assign key = key1,key2,key3,key4,key5,key6,key7,key8,key9； /由按键拼键为变量 key / 调用子调块 digital_piano m1.inclkinclk,.key1key1,.key2key2,.key3key3,.key4key4, .key5key5,.key6key6,.key7key7,.beep2out2,.numnum；名师归纳总结 bell m2.inclkinclk,.beep1out1；第 6 页,共 27 页bell2 m3.inclkinclk,.beep3out3；bell3 m4.inclkinc

12、lk,.beep4out4；- - - - - - -精选学习资料 - - - - - - - - - always posedge clk_6M / 按下begin ifkey = 9b111111110 mm = 2b01；else ifkey=9b111111101 mm = 2b10；else ifkey=9b111111100 mm = 2b11；else mm = 2b00 ；end alwaysposedge inclk begin ifc4d4 c=c+4d1； else begin ； c=4d0； clk_6M=clk_6M end end always posedge c

13、lk_6M begin ifmm = 2b01 outclk = out1；else ifmm = 2b00 outclk = out2 else ifmm = 2b10 outclk = out3 else outclk = out4；end endmodule 二、按键模块在时钟地上升沿检测是否有按键Key1到key7对应 do到si 七个音 , 用于模拟电子琴弹奏/digital_piano子模块；module digital_pianoinclk,key1,key2,key3,key4,key5,key6,key7,beep2,numinput inclk,key1,key2,key3

14、,key4,key5,key6,key7；output3:0num；output beep2 ；名师归纳总结 wire 6:0 key_code；第 7 页,共 27 页- - - - - - -精选学习资料 - - - - - - - - - reg 3:0c；reg clk_6M ；reg beep_r ；reg 3:0num；reg 15:0 count；reg 15:0 count_end；parameter Do = 7b1111110, / 应中音地 7个音符 re = 7b1111101, mi = 7b1111011, fa = 7b1110111, so = 7b110111

15、1, la = 7b1011111, si = 7b0111111；状态机地 7个编码 , 分别对assign key_code = key7,key6,key5,key4,key3,key2,key1 /；assign beep2 = beep_r；输出音乐alwaysposedge inclk begin ifc4d4 c=c+4d1； else begin ； c=4d0 clk_6M=clk_6M； end end alwaysposedge clk_6M / begin 分频模块 , 得出乐谱count = count + 16d1；/ 计 数 器加1 ifcount = count

16、_end begin count =16d0 ； /计 数器清零end beep_r = .beep_r；end alwaysposedge clk_6M / 挑选不同地音符输出 begin 状态机 , 依据按键状态 ,名师归纳总结 - - - - - - -第 8 页,共 27 页精选学习资料 - - - - - - - - - casekey_code Do: count_end = 16d11450；re: count_end = 16d10204；mi: count_end = 16d09090；fa: count_end = 16d08571；so: count_end = 16d0

17、7802；la: count_end = 16d06802；si: count_end = 16d06060；default:count_end = 16d0endcase end always posedge clk_6M begin casekey_code Do: num=4b0001；re: num=4b0010；mi: num=4b0011 ；fa: num=4b0100 ；so: num=4b0101 ；la: num=4b0110 ；si: num=4b0111 ；endcase end endmodule 二、曲目 1模块； / /系统时钟/bell子模块 两只老虎module

18、 bell inclk,beep1input inclk；output beep1 ； /蜂鸣器输出端reg 3:0high,med,low； /寄存器reg 15:0origin；reg beep_r ；reg 7:0state；输出音乐reg 15:0count；assign beep1=beep_r ；/ 时钟频率 6MHz reg clk_6MHz ；reg 2:0 cnt1；alwaysposedge inclk begin ifcnt13d4 名师归纳总结 - - - - - - -第 9 页,共 27 页精选学习资料 - - - - - - - - - cnt1=cnt1+3b1

19、 ； else begin cnt1=3b0 ；clk_6MHz=clk_6MHz；end end / 时钟频率 4MHz reg clk_4Hz ；reg 24:0 cnt2；alwaysposedge inclk begin ifcnt225d6250000 cnt2=cnt2+25b1 ； else begin cnt2=25b0 ；clk_4Hz=clk_4Hz ；end end always posedge clk_6MHz begin count = count + 1b1； /计数器加 1 ifcount = origin begin 清零count = 16h0； /计 数 器

20、beep_r = .beep_r /输 出 取反 end end alwaysposedge clk_4Hz begin casehigh,med,low 12b000000010000:origin=11466 12b000000100000:origin=10216 12b000000110000:origin=9101 12b000001000000:origin=8590 12b000001010000:origin=7653 12b000001100000:origin=6818 12b000000000101:origin=14447；/mid1 ；/mid2 ；/mid3 ；/m

21、id4 ；/mid5 ；/mid6 ；/low5 endcase 名师归纳总结 - - - - - - -第 10 页,共 27 页精选学习资料 - - - - - - - - - end always posedge clk_4Hz / 歌曲 begin ifstate =63 state = 0 else ；/ 计时 , 以实现循环演奏state = state + 1；casestate 0,1: high,med,low=12b000000010000；/mid1 2,3: ；/mid2 high,med,low=12b000000100000 4,5: high,med,low=12

22、b000000110000；/mid3 6,7: high,med,low=12b000000010000；/mid1 8,9: high,med,low=12b000000010000；/mid1 10,11: high,med,low=12b000000100000；/mid2 12,13: high,med,low=12b000000110000；/mid3 14,15: high,med,low=12b000000010000 16,17: high,med,low=12b000000110000；/mid1 ；/mid3 18,19: high,med,low=12b00000100

23、0000；/mid4 20,21,22,23: high,med,low=12b000001010000；/mid5 24,25: high,med,low=12b000000110000；/mid3 26,27: high,med,low=12b000001000000 28,29,30,31: high,med,low=12b000001010000；/mid4 ；/mid5 32: high,med,low=12b000001010000；/mid5 33: 名师归纳总结 - - - - - - -第 11 页,共 27 页精选学习资料 - - - - - - - - - high,me

24、d,low=12b000001100000 34: ；/mid6 high,med,low=12b000001010000；/mid5 35: high,med,low=12b000001000000；/mid4 36,37: high,med,low=12b000000110000；/mid3 38,39: high,med,low=12b000000010000 40: high,med,low=12b000001010000；/mid1 ；/mid5 41: high,med,low=12b000001100000；/mid6 42: high,med,low=12b0000010100

25、00 43: high,med,low=12b000001000000；/mid5 ；/mid4 44,45: high,med,low=12b000000110000；/mid3 46,47: high,med,low=12b000000010000；/mid1 48,49: high,med,low=12b000000100000；/mid2 50,51: high,med,low=12b000000000101 52,53,54,55: high,med,low=12b000000010000；/low5 ；/mid1 56,56: high,med,low=12b00000010000

26、0；/mid2 57,58: high,med,low=12b000000000101；/low5 59,60,61,62,63: high,med,low=12b000000010000；/mid1 ；default : high,med,low=12bxend endcase endmodule 名师归纳总结 三、曲目 2模块；第 12 页,共 27 页/bell2子模块康定情歌module bell2 inclk,beep3- - - - - - -精选学习资料 - - - - - - - - - input inclk； / /系统时钟output beep3 ；蜂鸣器输出端reg 3

27、:0high,med,low； / /寄存器reg 15:0origin；reg beep_r ；reg 7:0state；输出音乐reg 15:0count；assign beep3=beep_r ；/ 时钟频率 6MHz reg clk_6MHz ；reg 2:0 cnt1；alwaysposedge inclk begin ifcnt13d4 cnt1=cnt1+3b1 ； else begin cnt1=3b0 ；clk_6MHz=clk_6MHz；end end / 时钟频率 4MHz reg clk_4Hz ；reg 24:0 cnt2；alwaysposedge inclk be

28、gin ifcnt225d6250000 cnt2=cnt2+25b1 ； else begin cnt2=25b0 ；clk_4Hz=clk_4Hz ；end end always posedge clk_6MHz begin count = count + 1b1； /计数器加 1 ifcount = origin begin count = 16h0； /计 数 器清零名师归纳总结 beep_r = .beep_r； /输 出 取第 13 页,共 27 页- - - - - - -精选学习资料 - - - - - - - - - 反end end alwaysposedge clk_4H

29、z begin casehigh,med,low b000000000001:origin=22900； / 低1 b000000000010:origin=20408； / 低2 b000000000011:origin=18181； / 低3 b000000000101:origin=15267； / 低5 b000000000110:origin=13605； / 低6 b000000000111:origin=11472； / 中1 b000000100000:origin=10216； / 中2 b000000110000:origin=9101； / 中3 b00000101000

30、0:origin=7653； / 中5 b000001100000:origin=6818； / 中6 b000100000000:origin=5733； / 高1 b001000000000:origin=5108； / 高2 b001100000000:origin=4551； / 高3 endcase end always posedge clk_4Hz begin ifstate =103 state = 0；else state = state + 1； /康定情歌；casestate high,med,low=b0000001100000,1: / 中3 2,3: high,me

31、d,low=b000001010000；/ 中5 4,5: high,med,low=b000001100000；/ 中6 6: high,med,low=b000001100000；/ 中6 ；/7: high,med,low=b000001010000中5 8,9,10: high,med,low=b000001100000；/ 中6 11: high,med,low=b000000110000；/ 中3 12,13,14,15: high,med,low=b000000100000；/中2 名师归纳总结 - - - - - - -第 14 页,共 27 页精选学习资料 - - - - -

32、 - - - - 16,17: high,med,low=b000000110000；/ 中3 18,19: high,med,low=b000001010000；/ 中5 20,21: high,med,low=b000001100000；/ 中6 22: high,med,low=b000001100000；/ 中6 23: high,med,low=b000001010000；/ 中5 ；/24,25: high,med,low=b000001100000；/ 中6 26,27,28,29,30,31:high,med,low=b000000110000中3 32,33: high,me

33、d,low=b000000110000 34,35: high,med,low=b000001010000；/ 中3 ；/ 中5 36,37: high,med,low=b000001100000；/ 中6 38: high,med,low=b000001100000；/ 中6 39: high,med,low=b000001010000；/ 中5 40,41,42: high,med,low=b000001100000；/ 中6 43: high,med,low=b000000110000；/ 中3 ；/44,45,46,47: high,med,low=b000000100000中2 48

34、,49: high,med,low=b000000000101；/ 中5 50,51: high,med,low=b000000110000；/ 中3 52: high,med,low=b000000100000；/ 中2 53: high,med,low=b000000110000 54: high,med,low=b000000100000；/ 中3 ；/ 中2 55: high,med,low=b000000000111；/1 56,57: 名师归纳总结 high,med,low=b000000100000；/ 中2 第 15 页,共 27 页- - - - - - -精选学习资料 -

35、- - - - - - - - 低6 58,59,60,61,62,63:high,med,low=b000000000110；/64,65: high,med,low=b000001100000；/ 中6 66,67,68,69,70,71:high,med,low=b000000100000；/ 中2 72,73: high,med,low=b000000000101；/ 中5 74,75,76,77,78,79:high,med,low=b000000110000；/ 中3 80: high,med,low=b000000100000中2 81: ；/；/high,med,low=b00

36、0000000111；/1 82,83,84,85,86,87:high,med,low=b000001100000中6 88,89: high,med,low=b000000000101；/ 中5 ；90,91: ；/ 中3 high,med,low=b00000011000092: high,med,low=b000000100000/ 中2 93: high,med,low=b000000110000；/ 中3 94: high,med,low=b000000100000；/ 中2 95: high,med,low=b000000000111；/1 ；/ 中6 96,97: high,m

37、ed,low=b000000100000；/ 中2 98,99,100,101,102,103:high,med,low=b000001100000endcase end endmodule 名师归纳总结 四、曲目 3模块； / /系统时钟第 16 页,共 27 页/bell3子模块天空之城module bell3 inclk,beep4input inclk；output beep4 ；蜂鸣器输出端reg 3:0high,med,low； /寄存器reg 15:0origin；reg beep_r ；reg 7:0state；- - - - - - -精选学习资料 - - - - - - -

38、 - - reg 15:0count； /输出音乐assign beep4=beep_r ；/ 时钟频率 6MHz reg clk_6MHz ；reg 2:0 cnt1；alwaysposedge inclk begin ifcnt13d4 cnt1=cnt1+3b1 ； else begin cnt1=3b0 ；clk_6MHz=clk_6MHz；end end / 时钟频率 4MHz reg clk_4Hz ；reg 24:0 cnt2；alwaysposedge inclk begin ifcnt225d6250000 cnt2=cnt2+25b1 ； else begin cnt2=25b0 ；clk_4Hz=clk_4Hz ；end end always posedge clk_6MHz begin count = count + 1b1； /计数器加 1 ifcount = origin begin count = 16h0； /计 数 器清零反beep_r = .beep_r； /输 出 取end end alwaysposedge clk_4Hz begin casehigh,med,low 名师归纳总结 - - - - - - -第 17 页,共 27 页