2022年本科生计算机组成原理题库期末试卷及答案6.docx

《2022年本科生计算机组成原理题库期末试卷及答案6.docx》由会员分享，可在线阅读，更多相关《2022年本科生计算机组成原理题库期末试卷及答案6.docx（9页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选学习资料 - - - - - - - - - 本科生期末试卷九一挑选题（每道题 1 分,共 10 分）1八位微型运算机中乘除法大多数用 _实现；A 软件 B 硬件 C 固件 D 专用片子 2在机器数 _中,零的表示是唯独的；A 原码 B 补码 C 移码 D 反码3某 SRAM 芯片,其容量为 是_；512 8 位,除电源和接地端外,该芯片引出线的最小数目应A 23 B 25 C 50 D 19 4某机字长32 位,储备容量64MB ,如按字编址,它的寻址范畴是_；A 8M B 16MB C 16MB D 8MB 5采纳虚拟存贮器的主要目的是 _；A 提高主存贮器的存取速度；B 扩大主存贮器

2、的存贮空间,并能进行自动治理和调度；C 提高外存贮器的存取速度；D 扩大外存贮器的存贮空间；6算术右移指令执行的操作是 _；A 符号位填 0,并顺次右移 1 位,最低位移至进位标志位；B 符号位不变,并顺次右移 1 位,最低位移至进位标志位；C 进位标志位移至符号位,顺次右移 1 位,最低位移至进位标志位；D 符号位填 1,并顺次右移 1 位,最低位移至进位标志位；7微程序掌握器中,机器指令与微指令的关系是 _；A 每一条机器指令由一条微指令来执行；B 每一条机器指令由一段用微指令编成的微程序来说明执行；C 一段机器指令组成的程序可由一条微指令来执行；D 一条微指令由如干条机器指令组成；8同步

3、传输之所以比异步传输具有较高的传输频率是由于同步传输 _；A 不需要应答信号；B 总线长度较短；C 用一个公共时钟信号进行同步；D 各部件存取时间较为接近；9美国视频电子标准协会定义了一个 VGA 扩展集,将显示方式标准化,这称为闻名的_显示模式；A AVGA B SVGA C VESA EGA 10.CPU 响应中断时,进入“ 中断周期” ,采纳硬件方法爱护并更新程序计数器 PC 内容,而不是由软件完成,主要是为了 _；A 能进入中断处理程序,并能正确返回源程序；B 节约主存空间；C 提高处理机速度；D 易于编制中断处理程序；二填空题（每道题 3 分,共 15 分）1 / 6 名师归纳总结

4、- - - - - - -第 1 页,共 6 页精选学习资料 - - - - - - - - - 1 多媒体 CPU 是带有 A._ 技术的处理器；它是一种 C._处理；B._ 技术,特殊适合于2总线定时是总线系统的核心问题之一；为了同步主方、从方的操作,必需制订A._ ；通常采纳 B._ 定时和 C._定时两种方式；3通道与 CPU 分时使用 A._ ,实现了 B._内部数据处理和 C._并行工作；42000 年超级运算机最高运算速度达到 A._ 次；我国的 B._号运算机的运算速度达到 3840 亿次,使我国成为C._之后,第三个拥有高速运算机的国家；5一个定点数由 A._ 和 B._ 两

5、部分组成；依据小数点位置不同,定点数有纯小 数和 C._两种表示方法；三（9 分）已知： x= 0 . 1011,y = - 0 . 0101,求 ： 1x补, 1 x补, - x 补,1y242四补,1y补, - y 补,x + y = ., x y = . 4（10 分）用 16K 1 位的 DRAM 芯片构成 64K 8 位的储备器；要求：（1）画出该芯片组成的储备器规律框图；（2）设储备器读/ 写周期均为0. 5 s,CPU 在 1 s 内至少要访存一次；试问采纳哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部储备单元刷新一遍,所需实际刷新时间是多少？五（9 分）指令格式如下

6、所示,OP为操作码字段,试分析指令格式的特点；15 10 7 4 3 0 OP 源寄存器 基值寄存器位移量（ 16 位）六（9 分） CPU 结构如图B9.1 所示,其中有一个累加寄存器AC,一个状态条件寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向；（ 1） 标明图中四个寄存器的名称；（ 2） 简述指令从主存取到掌握器的数据通路；（ 3） 简述数据在运算器和主存之间进行存 / 取拜访的数据通路；2 / 6 名师归纳总结 - - - - - - -第 2 页,共 6 页精选学习资料 - - - - - - - - - 图 B9.1 七（9 分）试推导磁盘存贮器读写一块信息所需总时间

7、的公式；八（9 分）如图 B9.2 所示的系统中断机构是采纳单级优先中断结构,设备 A 连接于最高优先级,设备 B 次之,设备 C 又次之；要求 CPU 在执行完当前指令时转而对中断恳求进行服务,现假设：T DC 为查询链中每个设备的推迟时间,TA、T B、T C 分别为设备 A、B、C 的服务程序所需的执行时间,TS、TR 为储存现场和复原现场所需时间；试问：在此环境下,此系统在什么情形下达到中断饱和？即在确保恳求服务的三 个设备都不会丢失信息的条件下,答应显现中断的极限频率有多高？留意,“ 中断允 许” 机构在确认一个新中断之前,先要让即将被中断的程序的一条指令指令执行完 毕；图 B9.2

8、 九（ 10 分）十（ 10 分）本科生期末试卷九答案一挑选题 1A 2. B 3. D 4. C 5. B 6. B 7. B 8. B、D 9. B 10. A 二填空题 1A.MMX B. 多媒体扩展结构 C.图象数据 2A. 定时协议 B.同步 C.异步 3A. 内存 B.CPU C.I / O 4A.10000 亿 B.神威 C.美国、日本 5A. 符号位 B.数值域 C.纯整数三. 解： x 补 = 0. 1011 , y 补 = 1.10113 / 6 名师归纳总结 - - - - - - -第 3 页,共 6 页精选学习资料 - - - - - - - - - 1x 补 = 0

9、.01011 ,1y 补 = 1.11011 22 1x 补 = 0.001011 ,1 4y 补 = 1.111011 4 - x 补 = 1.0101 , - y 补 =0.0101 x 补 = 00. 1011 x 补 = 00.1011+ - y 补 = 00.0101 + y 补 = 11.1011 01.0000 00.0110 符号位相异 x y 溢出 x+y=0.0110 四. 解：（ 1）依据题意,储备器总量为 64KB,故地址线总需 16 位；现使用 16K 1 位的动态 RAM芯片,共需 32 片；芯片本身地址线占 14 位,所以采纳位并联与地址串联相结合的方法来组成整个

10、储备器,其组成规律框图如图 B9.3,其中使用一片 2 ： 4 译码器；（2）依据已知条件,CPU在 1 s 内至少需要访存一次,所以整个储备器的平均读 / 写周期与单个储备器片的读 / 写周期相差不多,应采纳异步刷新比较合理；对动态 MOS储备器来讲,两次刷新的最大时间间隔是 2 s；RAM芯片读 / 写周期为0.5 s,假设 16K 1 位的 RAM芯片由 128 128 矩阵储备元构成,刷新时只对 128 行进行异步方式刷新,就刷新间隔为 2m / 128 = 15.6 s,可取刷新信号周期 15 s；图 B 9.3 五. 解：（ 1）双字长二地址指令,用于拜访储备器；（2）操作码字段O

11、P 为 6 位,可以指定2 6 = 64 种操作；4 / 6 名师归纳总结 - - - - - - -第 4 页,共 6 页精选学习资料 - - - - - - - - - （3）一个操作数在源寄存器（共16 个）,另一个操作数在储备器中（由基值寄存器和位移量打算）,所以是 RS 型指令；六. 解：（1）a 为数据缓冲寄存器 DR ,b 为指令寄存器 IR ,c 为主存地址寄存器,d 为程序计数器 PC；（2）主存 M 缓冲寄存器 DR 指令寄存器 IR 操作掌握器；3 储备器读：M DR ALU AC储备器写：AC DR M 七. 解：设读写一块信息所需总时间为 T,平均找到时间为 Ts,平

12、均等待时间为 T L,读写一块信息的传输时间为 T m,就： T=T sT L Tm；假设磁盘以每秒 r 的转速率旋转,每条磁道容量为 N 个字,就数据传输率 =rN 个字 /秒；又假设每块的字数为n,因而一旦读写头定位在该块始端,就能在T m（ n / rN ）秒的时间中传输完毕；TL是磁回旋转半周的时间, T=T s 1/2r n/rN 秒八. 解：TL=（1/2r）秒,由此可得：假设主存工作周期为 T M,执行一条指令的时间也设为 T M ；就中断处理过程和各时间段如 图 B9.4 所示；当三个设备同时发出中断恳求时,依次处理设备 A、B、C 的时间如 下：tA = 2T M + 3T DC + T S + T A + T R tB = 2T M + 2T DC + T S + T B + T R tC = 2TM + T DC + T S + T C + TR达到中断饱和的时间为： T = tA+ t B+ t C中断极限频率为：f = 1 / T5 / 6 名师归纳总结 - - - - - - -第 5 页,共 6 页精选学习资料 - - - - - - - - - 图 B 9.4九.十.6 / 6 名师归纳总结 - - - - - - -第 6 页,共 6 页