网络项目工程师考试复习资料必备教案资料.doc

-! 目录 第1章 计算机系统知识 4 1.1 硬件知识 4 1.1.1 计算机结构 4 1.1.1.1 计算机组成（运算器、控制器、存储器、原码、反码、 补码） 4 1.1.1.2 指令系统（指令、寻址方式、CSIC、RISC） 6 1.1.1.3 多处理器（耦合系统、阵列处理机、双机系统、同步） 9 1.1.2 存储器 10 1.1.2.1 存储介质 10 1.1.3 输入输出（I/O）系统 11 1.2 操作系统 11 第2章 系统开发和运行基础 13 2.1 软件的分类 13 2.2 软件生存周期 13 2.3 软件开发模型 13 2.4 软件测试 14 2.5 软件项目管理 14 第3章 网络技术 15 3.1 网络体系结构 15 3.1.1 网络分类 15 3.2 参考模型 16 3.3 数据通信 17 3.3.1 传输介质 17 3.3.2 编码和传输 18 3.4 传输技术 18 3.5 差错控制技术 19 第4章 局域网与城域网 20 4.1 IEEE802项目体系结构 20 4.2 802.3和以太网 20 4.3 802.11无线局域网 21 4.4 网桥 21 4.5 虚拟局域网VLAN 21 第5章 广域网与接入网 23 第6章 TCP/IP协议族 25 6.1 概述 25 6.2 网络层协议 25 6.2.1 ARP地址解析协议 25 6.2.2 RARP反向地址解析协议 26 6.3 IP协议 26 6.3.1 进制转换的基础知识 26 6.3.2 IP地址 27 6.3.3 关于IP的计算 28 6.3.4 IP协议 30 6.3.5 ICMP 31 6.4 传输层协议 32 6.4.1 UDP协议 32 6.4.2 TCP协议 32 6.5 应用层协议 34 第7章 交换和路由 35 7.1 交换机 35 7.1.1 交换机工作原理 35 7.1.2 交换机交换方式 35 7.1.2.1 交换机配置 35 7.2 路由 36 7.2.1 路由基础 36 7.2.2 常见路由协议 37 7.2.2.1 路由信息协议RIP 37 7.2.2.2 内部网关路由协议IGRP/EIGRP 37 7.2.2.3 开放式最短路径优先协议OSPF 37 7.3 路由交换配置案例 38 7.3.1 综合案例 38 7.3.2 OSPF的基本配置 43 第8章 网络操作系统NOS 44 8.1 Windows操作系统 44 8.1.1 域 44 8.1.2 活动目录的组成 44 8.2 Linux系统 45 8.2.1 Linux磁盘管理 45 8.2.2 文件系统 45 8.2.3 常用命令及常见配置文件格式 45 8.2.4 文件类型与权限 46 第9章 应用层协议及网络服务实现 47 9.1 DNS 47 9.1.1 基础知识 47 9.1.2 LINUX实现DNS 47 9.1.3 Windows实现DNS 49 9.2 DHCP动态主机配置协议 49 9.2.1 DHCP基础知识 49 9.2.2 LINUX下DHCP配置 49 9.2.3 windows下配置DHCP 50 9.3 电子邮件 51 9.4 文件传输协议FTP 51 -! 计算机系统知识 硬件知识 计算机结构 计算机组成（运算器、控制器、存储器、原码、反码、 补码） n 运算器 算术逻辑单元（ALU）、累加器、状态寄存器、通用寄存器组等组成。算术逻辑运算单元（ALU）的基本功能为加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以及移位、求补等操作。计算机运行时，运算器的操作和操作种类由控制器决定。运算器处理的数据来自存储器；处理后的结果数据通常送回存储器，或暂时寄存在运算器中。与Control Unit共同组成了CPU的核心部分。 【考试要点】：运算器组成 【参考文档】：http://baike.baidu.com/view/147768.htm n 控制器 是整个CPU的指挥控制中心，由指令寄存器IR(InstructionRegister)、程序计数器PC(ProgramCounter)和操作控制器0C(OperationController)三个部件组成，对协调整个电脑有序工作极为重要。 【考试要点】：计数器的用途 【参考文档】：http://baike.baidu.com/view/122229.htm n 存储器 根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。 　　为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。 名称简称用途特点 　　高速缓冲存储器 Cache 高速存取指令和数据 存取速度快，但存储容量小 　　主存储器 内存 存放计算机运行期间的大量程序和数据 存取速度较快，存储容量不大 　　外存储器 外存 存放系统程序和大型数据文件及数据库 存储容量大，位成本低 高速缓存是为了解决高速设备和低速设备相连，提高访问速度 【考试要点】：高速缓存存在的意义，内存存储机制 【参考文档】：http://baike.baidu.com/view/87697.htm n I/O部件 输入设备 向计算机输入数据和信息的设备。是计算机与用户或其他设备通信的桥梁。 输出设备 （Output Device）是人与计算机交互的一种部件，用于数据的输出。 【考试要点】：近几年没有出现过 【参考文档】：http://baike.baidu.com/view/2632399.htm n 原码、补码、反码 计算机储存有符号的整数时，是用该整数的补码进行储存的，0的原码、补码都是0，正数的原码、补码可以特殊理解为相同，负数的补码是它的反码加1。 【考试要点】：计算，例如给予一个数值算补码和反码 【参考文档】：http://www.enpass.cn/forum.php?mod=viewthread&tid=86&page=1&extra=#pid166 n 历年考题及解析 ●在计算机中，最适合进行数字加减运算的数字编码是（1），最适合表示浮点数阶码的数字编码是（2） (1)A．原码 B．反码 C补码 D．移码 (2)A．原码B．反码 C补码 D．移码 ● （1） 不属于计算机控制器中的部件。 （1）A．指令寄存器IR B．程序计数器PC C．算术逻辑单元ALU D．程序状态字寄存器PSW 试题解析： ALU 属于运算器，不属于控制器。 答案：C ● 在CPU 与主存之间设置高速缓冲存储器Cache，其目的是为了 （2） 。 （2）A．扩大主存的存储容量 B．提高CPU 对主存的访问效率 C．既扩大主存容量又提高存取速度 D．提高外存储器的速度 试题解析： Cache 是不具有扩大主存容量功能的，更不可能提高外存的访问速度。但Cache 的访 问速度是在CPU 和内存之间，可以提高CPU 对内存的访问效率。 答案：B ● 计算机在进行浮点数的相加（减）运算之前先进行对阶操作，若x 的阶码大于y 的 阶码，则应将 （2） 。 （2）A．x 的阶码缩小至与y 的阶码相同，且使x 的尾数部分进行算术左移。 B．x 的阶码缩小至与y 的阶码相同，且使x 的尾数部分进行算术右移。 C．y 的阶码扩大至与x 的阶码相同，且使y 的尾数部分进行算术左移。 D．y 的阶码扩大至与x 的阶码相同，且使y 的尾数部分进行算术右移。 试题解析： 为了减少误差（保持精度），要将阶码值小的数的尾数右移。 答案：D ● 在CPU 中， （3） 可用于传送和暂存用户数据，为ALU 执行算术逻辑运算提 供工作区。 （3）A．程序计数器 B．累加寄存器 C．程序状态寄存器 D．地址寄存器 试题解析： 为了保证程序(在操作系统中理解为进程)能够连续地执行下去，CPU 必须具有某些手段 来确定下一条指令的地址。而程序计数器正是起到这种作用，所以通常又称为指令计数器。 在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入PC， 因此程序计数器（PC）的内容即是从内存提取的第一条指令的地址。当执行指令时，CPU 全国计算机技术与软件专业技术资格（水平）考试历年试题 244 将自动修改PC 的内容，即每执行一条指令PC 增加一个量，这个量等于指令所含的字节数， 以便使其保持的总是将要执行的下一条指令的地址。 状态寄存器：用来标识协处理器中指令执行情况的，它相当于CPU 中的标志位寄存器。 累加寄存器：主要用来保存操作数和运算结果等信息，从而节省读取操作数所需占用总 线和访问存储器的时间。 地址寄存器：可作为存储器指针。 答案：B ● 关于在I/O 设备与主机间交换数据的叙述， （4） 是错误的。 （4）A．中断方式下，CPU 需要执行程序来实现数据传送任务。 B．中断方式和DMA 方式下，CPU 与I/O 设备都可同步工作。 C．中断方式和DMA 方式中，快速I/O 设备更适合采用中断方式传递数据。 D．若同时接到DMA 请求和中断请求，CPU 优先响应DMA 请求。 试题解析： 快速 I/O 设备处理的数据量比较大，更适合采用DMA 方式传递数据。 答案：C ● Cache 用于存放主存数据的部分拷贝，主存单元地址与Cache 单元地址之间的转换 方式由 （5） 完成。 （5）A．硬件 B．软件 C．用户 D．程序员 试题解析： 当然是硬件啦。 答案：A ● （1） 是指按内容访问的存储器。 （1）A．虚拟存储器 B．相联存储器 C．高速缓存（Cache） D．随机访问存储器 试题解析： 相联存储器（associative memory）也称为按内容访问存储器（content addressed memory），是一种不根据地址而是根据存储内容来进行存取的存储器。 参考答案：B ● 处理机主要由处理器、存储器和总线组成。总线包括 （2） 。 （2）A．数据总线、地址总线、控制总线 B．并行总线、串行总线、逻辑总线 C．单工总线、双工总线、外部总线 D．逻辑总线、物理总线、内部总线 试题解析： 全国计算机技术与软件专业技术资格（水平）考试历年试题 276 常识。 参考答案：A ● 计算机中常采用原码、反码、补码和移码表示数据，其中，0 编码相同的是 （3） 。 （3）A．原码和补码 B．反码和补码 C．补码和移码 D．原码和移码 试题解析： 常识。 参考答案：C 指令系统（指令、寻址方式、CSIC、RISC） n 指令 告诉计算机从事某一特殊运算的代码 数据传送指令、算术运算指令、位运算指令、程序流程控制指令、串操作指令、处理器控制指令。 指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间。 　　CPU从内存取出一条指令并执行这条指令的时间总和。 　　指令不同，所需的机器周期数也不同。对于一些简单的的单字节指令，在取指令周期中，指令取出到指令寄存器后，立即译码执行，不再需要其它的机器周期。对于一些比较复杂的指令，例如转移指令、乘法指令，则需要两个或者两个以上的机器周期。 　　从指令的执行速度看，单字节和双字节指令一般为单机器周期和双机器周期，三字节指令都是双机器周期，只有乘、除指令占用4个机器周期。在编程时要注意选用具有同样功能而机器指令步骤的并行。 指令流水线：将指令流的处理过程划分为取指、译码、计算操作数地址、取操作数、执行指令、写操作数等几个并行处理的过程段。这就是指令6级流水时序。在这个流水线中，处理器有六个操作部件，同时对这六条指令进行加工，加快了程序的执行速度。目前，几乎所有的高性能计算机都采用了指令流水线。周期数少的指令。 例如：一个指令分为三个步骤，取指4T，分析3T，执行5T。则指令周期为5T【取时间值最长的】，串行运行100条指令的时间是100*(4+3+5)T=1200T，并行执行100条指令的时间是99*5T+(4+3+5)T=507T [考试要点]：指令周期运算时常考的重点 [参考文档]：无 n 寻址方式 寻址方式就是寻找操作数或操作数地址的方式。8086提供了与操作数有关和与I/O端口地址有关的两类寻址方式。与操作数有关的寻址方式有七种，分别是立即寻址，寄存器寻址，直接寻址，寄存器间接寻址，寄存器相对寻址，基址加变址寻址，相对基址加变址寻址；与I/0端口有关的寻址方式有直接端口寻址和间接端口寻址方式。 [考试要点]：前些年经常考，主要是寄存器寻址 [参考文档]：无 n CISC复杂指令集和RISC精简指令集 RISC 具有简单高效的特色。对不常用的功能，常通过组合指令来完成。RISC 机器更适合于专用机；而CISC 机器则更适合于通用机。 [考试要点]：考察CSIC和RISC的差异 [参考文档]：http://baike.baidu.com/view/65652.htm n 历年试题及分析 ● 某指令流水线由5 段组成，第1、3、5 段所需时间为Δt，第2、4 段所需时间分别为3 Δt、2Δt，那么连续输入n 条指令时的吞吐率（单位时间内执行的指令个数） TP 为 （4） 。 试题解析： TP=指令总数执行这些指令所需要的总时间。 执行这些指令所需要的总时间=（Δt+3Δt+Δt+2Δt+Δt）+3（n-1)Δt 参考答案：B ● 现有四级指令流水线，分别完成取指、取作的时间依次为数、运算、传送结果四步 操作。若完成上述操9ns、10ns、6ns、8ns。则流水线的操作周期应设计为 （2） ns。 （2）A．6 B．8 C．9 D．10 试题解析： 取最大的那个微指令时间作为流水线操作周期。 答案：D ● 若每一条指令都可以分解为取指、分析和执行三步。已知取指时间t 取指=4△t，分析 时间t 分析=3△t，执行时间t 执行=5△t。如果按串行方式执行完100 条指令需要 （2） △t。 全国计算机技术与软件专业技术资格（水平）考试历年试题 174 如果按照流水方式执行，执行完100 条指令需要 （3） △t。 （2）A．1190 B．1195 C．1200 D．1205 （3）A．504 B．507 C．508 D．510 试题解析： 串行执行时，总执行时间=100（t 取指 + t 分析 + t 执行）=10012△t=1200△t。 流水执行的情况可以参看下图： 连续两条指令的执行时间差为t 执行 = 5△t， 因此100 条指令的总执行时间=（t 取指 + t 分析 + t 执行）+99t 执行= 507△t。 答案：（2）C （3）B ● 若内存地址区间为4000H~43FFH，每个存储单位可存储16 位二进制数，该内存区 域由4 片存储器芯片构成，则构成该内存所用的存储器芯片的容量是 （4） 。 （4）A．51216bit B．2568bit C．25616bit D．10248bit 试题解析： 总存储单位=（43FFH - 4000H + 1H）= 400H = 1024 （H 代表16 进制） 每个存储器芯片的容量为：1024 16 / 4 = 4096。 由于每个存储单位可存储16 位二进制数，所以可以采用25616bit 或者5128bit 的 芯片。最好是前者，这样系统控制比较简单。 答案：C ● 下面的描述中， （3） 不是RISC 设计应遵循的设计原则。 （3）A．指令条数应少一些 B．寻址方式尽可能少 C．采用变长指令，功能复杂的指令长度长而简单指令长度短 D．设计尽可能多的通用寄存器 试题解析： CISC 的特点是多采用变长指令，而RISC 刚好相反。 答案：C ● 若内存按字节编址，用存储容量为32K X 8 比特的存储器芯片构成地址编号 A0000H 至DFFFFH 的内存空间，则至少需要 （1） 片。 （1）A．4 B．6 C．8 D．10 试题解析： DFFFFH－A0000H=3FFFFH <218，32K=215，则至少需要芯片为218 /215=8。 答案：C ● 高速缓存Cache 与主存间采用全相联的地址影像方式，高速缓存的容量为4MB， 分为4 块，每块1MB，主存容量为256MB，若主存读写时间为30ns，高速缓存的读写时 间为3ns，平均读写时间为3.27ns，则该高速缓存的命中率为 （1） %。若地址更换表如 下所示，则主存地址为8888888H 时，高速缓存地址为 （2） H。 地址更换表 038H 188H 259H 367H （1）A．90 B．95 C．97 D．99 （2）A．488888 B．388888 C．288888 D．188888 试题解析： 设该高速缓存的命中率为 x，则3x＋30（1－x）=3.27，解得x=99%。 主存容量为256MB，每块1MB，则主存可以分为256/1=256=28 块，即块号为8 位， 则主存地址的高8 位是88H，对应地址更换表，高速缓存地址为188888H。 答案：（1）D （2）D 多处理器（耦合系统、阵列处理机、双机系统、同步） n SMP 对称多处理"（Symmetrical Multi-Processing）又叫SMP，是指在一个计算机上汇集了一组处理器(多CPU),各CPU之间共享内存子系统以及总线结构。相当于任何任务都平均分配到每个CPU执行，对于单一任务计算较为有利 非对称多处理器 每个处理器处理不同的任务，如整数运算由特定处理器处理，浮点元素按由专用处理器处理，分工明确，适合于多种任务计算 【考试要点】：对称和SMP的简单区别 【参考文档】：无 【备注】：其他考点近几年考的较少，后期总结 n 计算机体系结构分类 SISD——单指令流单数据流 SIMD——单指令流多数据流 MISD——多指令流单数据流 MIMD——多指令流多数据流 此处考试一般都比较简单，只要记住S单I指令M多D数据即可 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 n 耦合系统 紧耦合系统：通过共享主存来实现处理机间通信，处理机相互间关系紧密 松耦合系统：通过消息传递方式实现处理机间的相互通信，每个处理机是有一个独立性较强的计算模块组成 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 n 双机系统 双机主从模式：一台为工作机，另外一台为备份机，正常状态工作机工作，备份机监视工作机状态，工作机故障，备份机接替工作，工作机正常后，人工或者自动的方式切换到工作机工作模式 双机互备模式：都为工作机负载，互相监视状态 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 存储器 存储介质 n 存储分类 根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。 　　为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。 名称简称用途特点 　　高速缓冲存储器 Cache 高速存取指令和数据 存取速度快，但存储容量小 　　主存储器 内存 存放计算机运行期间的大量程序和数据 存取速度较快，存储容量不大 　　外存储器 外存 存放系统程序和大型数据文件及数据库 存储容量大，位成本低 高速缓存是为了解决高速设备和低速设备相连，提高访问速度 按照存取方式分类，可分为RAM（随机存储器，断电数据丢失，如内存）、ROM（只读存储器，有一特例xPROM是可擦写只读）、SAM（串行访问存储器，如磁带） 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 n 存储容量 1B（Byte、字节）=8bit（位） 1KB=2^10字节=1024字节 1MB=1024KB 1GB=1024MB 1TB=1024GB PB EB ZB YB NB DB是后面的单位，知道就行 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 n 高速缓存 地址映像直接看题就行，不在此赘述 例如，计算机中有一级、二级缓存，假设算法命中率为80%，CPU从外存调取数据的几率是（1-80%）（1-80%）=4% n 磁盘阵列存储器 RAID0级别：无容错能力，效率为单磁盘的N倍，利用率100% RAID1级别：有容错能力，效率无提高，利用率50% RAID5级别：有容错能力，效率略小于单磁盘的N倍，利用率N-1/N RAID6级别：有容错能力，效率略小于单磁盘的N倍，利用率N-2/N 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 输入输出（I/O）系统 n 输入输出控制系统 中央处理程序控制方式，其中的中断方式是使CPU和外设并行工作，效率很高 直接存储器存取方式DMA，这种方式CPU并未干预 输入输出处理及控制方式， 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 n 常见接口 SCSI，可连接7个外设，支持热插拔（带点插拔） 并行端口，双向多位数据同时传送 通用接口总线 RS-232，也叫串行口，比并行口的传输距离远，DB-9和DB-25都是串行口 USB，可连接127个设备，支持热插拔，USB1.1为1.5Mb/s，USB2.0为480Mb/s，USB3.0为5Gb/s IEEE1394，串行口的一种，也叫火线 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 操作系统 n RAS 通过RAS来衡量计算机系统 R，可靠性，一定时间内正常运行的概率 A、可用性=平均无故障时间MTBF/（平均无故障时间MTBF+平均故障修复时间MTTR） S、可维修性 例如：两部件的可靠性分别是R1和R2，串行和并行方式的总体可靠性分别是R1*R2和1-（1-R1）（1-R2） 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 n 进程和线程 n 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 n 进程的状态及转换 n 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 n 死锁 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 -! 系统开发和运行基础 软件的分类 系统软件，如操作系统 支撑软件，如开发工具 应用软件，如office 实时处理软件，一般是工业软件 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 软件生存周期 n 软件定义 问题定义，落实问题的性质、工程目标和规模，明白要解决什么问题 可行性研究，估计系统的成本和效益 需求分析，明确系统必须具备哪些功能，用数据字典和简要算法描述系统逻辑性 n 软件开发 概要设计，确立总体结构和模块关系，定义模块之间的接口，设计全局数据结构，制定综合测试计划 详细设计，设计模块内的细节，如算法、数据结构和接口信息 编码和单元测试，使用程序设计语言实现模块内功能并测试该模块 综合测试 n 运行维护 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 软件开发模型 瀑布模型，自顶到下的线性模型，开发后期的测试阶段才能发现问题，增加了开发的风险 快速原型模型， 增量模型，先开发核心模块，其他构件逐步附加 螺旋模型，适合于大型复杂项目 喷泉模型，面向对象的典型开发模型 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 结构化设计、面向对象设计 耦合度：做到高内聚（模块内）低耦合（模块间）是一个较科学的做法 程序控制的三种结构，顺序、选择、循环 面向对象方法（OO）=对象+类+继承+通过消息的通信 对象是具有特殊属性（数据）和行为方式（方法）的实体 类是具有相同属性和行为的一个或多个对象的描述 实例是类所描述的一个具体的对象 统一建模语言UML，是一种图示建模语言，UML表示法包括事务、关系和图三种构造块 软件测试 人工测试，也叫代码审查，可调编码错和逻辑错 机器测试——白盒测试，要完全理解程序结构和处理过程，测试逻辑路径，也称为结构测试，逻辑覆盖是白盒测试的常用方法 机器测试——黑盒测试，测试程序的输入输出，也叫功能测试，黑盒白盒互为补充 软件调试技术一般有蛮干法、原因排除法（对分查找法、归纳法、演绎法）、回溯法 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 软件项目管理 软件编码规模=(最大规模+4最可能的规模+最小规模)/6 n 进度安排工具 关键日期表 甘特图能直观表明每个任务的计划进度和当前进度 网络图，PERT和CPM都采用网络图，网络图找工期要找最长路径 软件过程能力评估，ISO9000:2000和CMM（软件成熟度模型），CMM五个级别，级别三为已定义级，CMM5（5级别）达到优化级 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 网络技术 网络体系结构 n 网络计算模型 主机终端模型 对等模型 客户端/服务器模型即C/S即Client/Server模型，网络应用服务如DNS、DHCP一般都是C/S模型，属于胖客户端模型 浏览器/服务器模型即B/S即Browser/Server模型，属于瘦客户端模型 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 网络分类 n 按拓扑结构划分 网络拓扑（物理拓扑指的是网络中所有计算机和通信设备、通信媒体之间的物理连接方式，逻辑拓扑指的是网络中数据逻辑性工作的方式） 总线型拓扑：耗材少，成本小，冲突多 星型拓扑：耗材多，过于依赖中间节点，便于管理 环型拓扑：单点坏网络瘫痪 树型拓扑：星型拓扑的扩展，层次化便于管理 网型拓扑：可靠性高、实现均衡负载、选路成本高 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 n 按范围划分 LAN MAN WAN 等比较好记，但是大家应该结合VLAN，WLAN记忆 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 n 协议分层 协议分层的目标是降低网络系统设计的复杂度，提高网络传输的适应性和灵活性 在同一层次中能够完成相同功能的元素成为对等实体 对等实体之间的通信必须使用相同的通信规则称之为协议 协议的构成：语法、语义、时序，语法规定了数据包的格式，语义定义如何处理，时序可忽略 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 n 服务访问点SAP SAP是上层调用下层服务的接口，是服务的唯一标识，比如IP包头的协议类型 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 参考模型 n OSI参考模型 国际标准化组织ISO颁布开放互联参考模型OSI/RM，对应我国国标9387（GB9387） 供7层，从下向上依次是 物理层：为数据通信提供传输介质及互连设备，传输数据单元称为比特流 数据链路层：传输的数据单元称为数据帧Frame 网络层：使用逻辑地址进行选址，比如IP路由 传输层：实现端到端的流量控制 会话层：建立在传输层连接的基础上，例如远程登陆的会话管理 表示层：通信系统之间数据的表示方式，如ASCII码，能实现加解密，压缩解压缩如JPEG 应用层：提供方便的接口和运行程序 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 n TCP/IP参考模型 网络接口层：对应OSI的物理层和数据链路层 网际层：对应OSI的网络层 传输层：对应OSI的传输层 应用层：对应OSI的应用层，表示层，会话层 OSI和TCP/IP的比较：TCP/IP现有协议后有模型，OSI具有通用性 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 协议结构图 应用层 HTTP FTP SMTP POP TELNET DNS TFTP SNMP 传输层 TCP UDP 网络层 ICMP IGMP IP ARP RARP 接口层 802.x PPP Frame-Relay X25 注意：基本上没有见过的协议在应用层（我会在后面介绍其他常见的协议） DNS在下层默认使用UDP，当DNS数据量大于512字节时和进行区域复制的时候使用TCP 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 数据通信 n 通信基本概念 发送信号端为信源，接收端为信宿，通信线路为信道，信道传输信号，信号有连续变化的模拟信号和离散的数字信号两种 模拟信号有三个要素，振幅、周期、相位 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 n 数据通信理论 傅里叶分析：考的比较少 奈奎斯特定理：考虑的是无噪声信道，最大数据传输率=2H，如信道带宽为3KHZ，码元率为4，则速率=2*3000HZ*log2(4)=12Kb/s 香农公式：考虑噪声的信道，信噪比dB=10log10（信号功率S/噪声功率N）,最大数据传输率=带宽H*log2（1+S/N）,例如给定条件带宽为3KHZ，信噪比为30dB，因为30dB=10log10（S/N），得到S/N=1000,则最大数据传输率=3000HZ*log2（1+1000）=30Kb/s 大家最容易出现人为考虑噪声后怎么传输速度比没考虑噪声速度快，这是因为条件不同造成的 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 传输介质 n 有线介质 同轴电缆：宽带同轴特性阻抗75欧姆，用于模拟信号传输如有线电视，采用频分多路复用FDM，宽缆接口AUI，细缆接口BNC-T 双绞线，屏蔽双绞线STP和非屏蔽双绞线UTP中五类线带宽100MHZ，速度一般100Mbps，5类线由四组线绕合而成，其中1、2、3、6可用，其他可不连接，有些设备的上连线路需要线路另一端1<-->3、2<-->6对调。抗干扰能力较弱，接口名称为RJ-X 光纤，光源可以是发光二极管LED（一般用在多模光纤中）和注入型激光二极管（ILD一般用在单模光纤） 单模光纤线芯细，成本高，性能和传输距离优于多模光纤 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 n 无线介质 无线电，低频善穿透障碍，高频善绕过障碍（利用电离层折射） 微波，按照直线传播，不能曲线传输需使用中继塔 卫星，和微波相同，三颗卫星可以提供全球通信服务，在1GHZ以上 红外线，不能穿透障碍物 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 编码和传输 n 数字-数字编码 单极性码，正电压表示1，另外一种状态表示0 极性编码，正电压和负电压表示 非归零电平编码NRZ-L，正电平表示1，负电平表示0 非归零反相编码NRZ-I，信号电平的一次反转代表1，电平没变化代表0 归零码RZ，有正电平、负电平、零电平，正电平代表1，负电平表示0 双相位编码 曼彻斯特编码，负电平到正电平的跳变代表1，反之代表0，反之亦可 差分曼彻斯特编码，比特开始位置没电平跳变表示1，有电平跳转表示0 双极性编码，零电平代表0，正负电平表示1，连续的1必须跳转 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 数字-模拟编码 幅移键控ASK，容易受噪声干扰 频移键控FSK，容易受到介质带宽的影响 相移键控PSK，例如8相位则依次可以发送3比特=log2(8) 正交幅调QAM，是ASK和PSK结合 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 传输技术 n 多路复用技术 频分多路复用FDM：带宽利用率高，CATV使用FDM 时分多路复用TDM：统计时分多路复用效率高于同步时分多路复用，例如10个9.6Kb/s信道时分多路复用，每信道利用率70%，控制开销5%，则复用带宽为10*9.6*70%/（1-5%） 波分多路复用WDM，光纤通信技术中使用 差错控制技术 误码率为错误的码值/传输的码值，常见的有检错码如奇偶校验码和CRC码和纠错码如海明码 奇偶校验码很少考 海明码；编码规则，插入数据的1、2、4、8、16位置，需要插入码元数K，原数据码数+K<=2^K，右边的位置是第一位，校验时从n位开始，选择n位，跳过n位，选择n位，所有选择的位加起来应该是偶数个1。 CRC码，循环冗余校验码，CRC通过模2运算，相当于异或运算，多项式如X^4+X^2+1，数据是100011011，则用1000110110000和10101取模（数据后加4个0，因为多项式最高次为4，多项式的二进制10101）常见多项式有 CRC-32：G(X)=X^32+X^26+X^23…………….. CRC-CCITT：G(X)=X^16+X^12+X^5…………….. CRC-16：G(X)=X^16+X^15+X^2…………….. 磁盘驱动器用CRC-16，以太网使用CRC-32 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 局域网与城域网 IEEE802项目体系结构 数据链路层 以太网 802.2逻辑链路控制 LLC子层 物理层 802.3CSMA/CD 802.4令牌总线 802.5令牌环 FDDI 802.11无线局域网 802.15无线个人网 MAC子层 使用相同的LLC，802.1定义了体系结构 与传输介质无关的部分集中在LLC子层 MAC子层负责数据帧的封装与解封装、帧的校验 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 802.3和以太网 n 以太网工作原理 以太网采用CSMA/CD【带冲突检测的载波侦听多路访问】，规则是 先听后法、边听边发、冲突停止、随机延迟后重发 CSMA三种类型 非减持CSMA：有冲突随机延迟时间到再监听，媒体利用率低 1-坚持CSMA：只要媒体空闲，站点就立即发送，冲突不可避免，以太网采用的方式 P-坚持CSMA：是非坚持和1型坚持的折中 【考试要点】：暂无 【参考文档】：暂无 【备注】：暂无 n 以太网帧格式 物理层 数据链路层 前导码 帧界定 目标MAC 源MAC 类型/长度 数据 帧校验 7字节 1字节 6字节 6字节 2字节 46-1500字节 4字节 MAC地址是物理地址，由48bit组成，前24位表示厂商信息，后24位表示产品ID，第8位为0表示单播地址，第8位为1表示组播地址，表示方便采用十六进制表示。 如，0000 0000 0100 0100 0100 0100 0100 0100 0100 0100 0100 1111写为00-44-44-44-44-4F，这是单播地址，第八位为0，通过十六进制判断是否单播可判断十六进制表示的第2位如果为偶数就是单播，奇数为组播。十六进制最大值为F 类型/长度为上层协议的SAP 数据最小为46字节，源和目标MAC+类型+帧校验+数据>=64字节，小于64字节称之为碎片换机通常会丢弃碎片，数据最大为MTU【最大传输单元】，路径MTU是数据经过完整路径中