MCS-51单片机的引脚.ppt

《MCS-51单片机的引脚.ppt》由会员分享，可在线阅读，更多相关《MCS-51单片机的引脚.ppt（31页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、教学内容教学内容n教学内容：理解端口的概念，掌握端口教学内容：理解端口的概念，掌握端口的结构，的结构，MCS-51的引脚。的引脚。n重点：掌握外部设备进行数据交流的硬重点：掌握外部设备进行数据交流的硬件系统。件系统。引入课程引入课程nCPU+M：计算机主机。：计算机主机。n配合外设（配合外设（I/O）构成计算机硬件系统。）构成计算机硬件系统。P3口线的第二功能为多功能引脚，其8个引脚均具有专门的第二功能。（P57 表3.8）VCCVSSXTAL2XTAL1RSTP0. 0P0.1P0.2 P0.3 P0.4 P0.5 P0.6 P0.7P1. 0P1.1P1.2 P1.3 P1.4 P1.5

2、P1.6 P1.7P2.7 P2.7 P2.6 P2.6 P2.5 P2.5 P2.4 P2.4 P2.3 P2.3 P2.2 P2.2 P2.1 P2.1 P2. P2. 0 0ALEP3. 0P3.1P3.2 P3.3 P3.4 P3.5 P3.6 P3.7EAPSENRXD/TXD/INT0/ INT1/ T0/ T1/WR/ RD/12345678910111213141516171819204039383736353433323130292827262524242221803180C51 875189C511 1、管脚图、管脚图MCS-51单片机有4个双向并行的8位I/O口P0P3，

3、P0口为三态双向口，可驱动8个TTL电路，P1、P2、P3口为准双向口（作为输入时，口线被拉成高电平，故称为准双向口），其负载能力为4个TTL电路。VCCVSSXTAL2XTAL1RSTP0. 0P0.1P0.2 P0.3 P0.4 P0.5 P0.6 P0.7P1. 0P1.1P1.2 P1.3 P1.4 P1.5 P1.6 P1.7P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0ALEP3. 0P3.1P3.2 P3.3 P3.4 P3.5 P3.6 P3.7EAPSENRXD/TXD/INT0/ INT1/ T0/ T1/WR/ RD/1234567891

4、0111213141516171819204039383736353433323130292827262524242221803180C51 875189C511 1、管脚图、管脚图ALE 地址锁存允许输出地址锁存允许输出/编程脉冲输入端编程脉冲输入端 1、当、当MCS51由由P0口送出低口送出低8位地址码位地址码时时,MCS51由由ALE送出一高电平信号送出一高电平信号,作作为外部锁存器的触发信号。为外部锁存器的触发信号。 在单片机在单片机(CPU)与外界交换信息的过程与外界交换信息的过程中中,地址信息必须维持不变地址信息必须维持不变,而而P0口不能口不能维持低维持低8位地址的不变位地址的不

5、变,所以应该外接锁所以应该外接锁存器存器,将低将低8位地址锁住。当位地址锁住。当8051 送出低送出低8位地址的时候位地址的时候,锁存器应该处于送数状锁存器应该处于送数状态态;在低在低8位地址消失之前位地址消失之前,锁存器应该处锁存器应该处于锁存状态。于锁存状态。2、当片外存储器存取数据时，、当片外存储器存取数据时，ALE为为低低8位地址输出锁存信号；当片外存储位地址输出锁存信号；当片外存储器不存取数据时，器不存取数据时，ALE输出固定频率的输出固定频率的脉冲信号，频率为脉冲信号，频率为1/6的时钟振荡频率固的时钟振荡频率固定输出正脉冲。定输出正脉冲。3.烧录程序时，用于输入编程脉冲烧录程序时

6、，用于输入编程脉冲.VCCVSSXTAL2XTAL1RSTP0. 0P0.1P0.2 P0.3 P0.4 P0.5 P0.6 P0.7P1. 0P1.1P1.2 P1.3 P1.4 P1.5 P1.6 P1.7P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0ALEP3. 0P3.1P3.2 P3.3 P3.4 P3.5 P3.6 P3.7EAPSENRXD/TXD/INT0/ INT1/ T0/ T1/WR/ RD/12345678910111213141516171819204039383736353433323130292827262524242221803

7、180C51 875189C511 1、管脚图、管脚图它是外部程序存储器它是外部程序存储器ROMROM的读的读选通信号选通信号。在执行访问外部。在执行访问外部ROMROM指令时，会自动产生指令时，会自动产生PSENPSEN信号；而在访问外部数据存储信号；而在访问外部数据存储器器RAMRAM或访问内部或访问内部ROMROM时，不产时，不产生生PSENPSEN信号。信号。VCCVSSXTAL2XTAL1RSTP0. 0P0.1P0.2 P0.3 P0.4 P0.5 P0.6 P0.7P1. 0P1.1P1.2 P1.3 P1.4 P1.5 P1.6 P1.7P2.7 P2.6 P2.5 P2.4

8、P2.3 P2.2 P2.1 P2. 0ALEP3. 0P3.1P3.2 P3.3 P3.4 P3.5 P3.6 P3.7EAPSENRXD/TXD/INT0/ INT1/ T0/ T1/WR/ RD/12345678910111213141516171819204039383736353433323130292827262524242221803180C51 875189C51管脚图管脚图内外程序存储器选择。内外程序存储器选择。EA 访问外访问外ROM控制信号控制信号，当，当EA为高电平时，加电后为高电平时，加电后80C51从片内从片内ROM的的0000H单元开始单元开始取指令，即从片内取指

9、令，即从片内ROM的的0000H开始执行程序；若开始执行程序；若EA为为的低电平，则加电后的低电平，则加电后80C51从从片外片外ROM的的0000H单元开始取单元开始取指令，故此时片外指令，故此时片外ROM的编的编制应该从制应该从0000H开始；开始；为多功能引脚，可自动切换用作数据总线、地址总线、控制总线和或I/O 接口外部引脚。VCCVSSXTAL2XTAL1RSTP0. 0P0.1P0.2 P0.3 P0.4 P0.5 P0.6 P0.7P1. 0P1.1P1.2 P1.3 P1.4 P1.5 P1.6 P1.7P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2

10、. 0ALEP3. 0P3.1P3.2 P3.3 P3.4 P3.5 P3.6 P3.7EAPSENRXD/TXD/INT0/ INT1/ T0/ T1/WR/ RD/12345678910111213141516171819204039383736353433323130292827262524242221803180C51 875189C51管脚图管脚图I/OI/O引脚引脚P0P0口：口：P0.0P0.0P0.7P0.7，39393232脚，外接脚，外接存储器时作地址存储器时作地址/ /数据分时使用口线；数据分时使用口线；不接外部存储器时，可用作为不接外部存储器时，可用作为8 8位准双位准

11、双向向I/OI/O口。口。P1P1口：口：P1.0P1.0P1.7P1.7，1 18 8脚，脚，8 8位准双位准双向向I/OI/O口。口。P2P2口：口：P2.0P2.0P2.7P2.7，21212828脚，脚，8 8位准位准双向双向I/OI/O口。外接存储器时作为高口。外接存储器时作为高8 8位位地址总线。地址总线。P3P3口：口：P3.0P3.0P3.7P3.7，10101717脚，脚，8 8位准位准双向双向I/OI/O口，出于芯片引脚数的限制，口，出于芯片引脚数的限制，P3P3口具有第二输出、输入功能。口具有第二输出、输入功能。q（1 1）P0P0口（口（3232脚脚3939脚）有三种使

12、用方法：脚）有三种使用方法：q作为与外部传送数据的作为与外部传送数据的8 8位数据总线（位数据总线（D0D0D7D7）。）。q作为扩展外部存储器时的低作为扩展外部存储器时的低8 8位地址总线（位地址总线（A0A0A7A7） 作为普通作为普通I/OI/O口使用。口使用。 q（2 2）P1P1口（口（1 1脚脚8 8脚）：作为普通脚）：作为普通I/OI/O口使用，无须口使用，无须外接上拉电阻外接上拉电阻q（3 3）P2P2口（口（2121脚脚2828脚）有两种使用方法：脚）有两种使用方法：q作为普通作为普通I/OI/O口使用，无须外接上拉电阻。口使用，无须外接上拉电阻。q作为扩展外部存储器时的高作

13、为扩展外部存储器时的高8 8位地址总线（位地址总线（A8A8A15A15）。）。q（4 4）P3P3口（口（1010脚脚1717脚）有两种使用方法。作为普脚）有两种使用方法。作为普通通I/OI/O口使用，无须外接上拉电阻；口使用，无须外接上拉电阻； P3口的特殊功能口的特殊功能 单片机并行单片机并行IO口口nMCS-51单片机有单片机有4个个I/O端口，每个端端口，每个端口都是口都是8位准双向口，共占位准双向口，共占32根引脚。根引脚。n每个端口都包括一个锁存器每个端口都包括一个锁存器(即专用寄存即专用寄存器器P0P3)、一个输出驱动器和输入缓、一个输出驱动器和输入缓冲器。冲器。n通常把通常把

14、4个端口笼统地表示为个端口笼统地表示为P0P3。qP0口的结构及特点口的结构及特点 P0口的某位P0.n(n=07)结构图，它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路及控制电路组成。从图中可以看出，P0口既可以作为I/O用，也可以作为地址/数据线用。D QCLK QMUXP0.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚1 1、P0P0口作为口作为普通普通I/OI/O口口输出时输出时CPU发出控制电平“0 0”封锁“与”门，将输出上拉场效应管T1截止，同时使多路开关MUX把锁存器与输出D QCLK QM

15、UXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚驱动场效应管T2栅极接通。故内部总线与P0口同相。由于输出驱动级是漏极开路电路，若驱动NMOS或其它拉流负载时，需要外接上拉电阻。P0的输出级可驱动8个LSTTL负载。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚 输入时输入时-分读引脚或读锁存器分读引脚或读锁存器读引脚：由传送指令读引脚：由传送指令(MOVMOV)实现；实现； 下面一个缓冲器用于读端口

16、引脚数据，当执行一条下面一个缓冲器用于读端口引脚数据，当执行一条由端口输入的指令时，读脉冲把该三态缓冲器打开，由端口输入的指令时，读脉冲把该三态缓冲器打开，这样端口引脚上的数据经过缓冲器读入到内部总线。这样端口引脚上的数据经过缓冲器读入到内部总线。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚 输入时输入时-分读引脚或读锁存器分读引脚或

17、读锁存器读锁存器：有些指令读锁存器：有些指令 如：如：ANL P0ANL P0，A A称为称为“读读- -改改- -写写” ” 指令，需要读锁存器。指令，需要读锁存器。 上面上面一个缓冲器用于读端口锁存器数据。一个缓冲器用于读端口锁存器数据。*原因：如果此时该端口的负载恰是一个晶体管基极，且原端口输出值为1，那么导通了的PN结会把端口引脚高电平拉低；若此时直接读端口引脚信号，将会把原输出的“1”电平误读为“0”电平。现采用读输出锁存器代替读引脚，图中，上面的三态缓冲器就为读锁存器Q端信号而设，读输出锁存器可避免上述可能发生的错误。*D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线

18、写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚准双向口： 从图中可以看出，在读入端口数据时，由于输出从图中可以看出，在读入端口数据时，由于输出驱动驱动FETFET并接在引脚上，如果并接在引脚上，如果T2T2导通，就会将输入的导通，就会将输入的高电平拉成低电平，产生误读。所以在端口进行输高电平拉成低电平，产生误读。所以在端口进行输入操作前，应先向端口锁存器写入操作前，应先向端口锁存器写“1”1”，使

19、，使T2T2截止，截止，引脚处于悬浮状态，变为高阻抗输入。这就是所谓引脚处于悬浮状态，变为高阻抗输入。这就是所谓的准双向口。的准双向口。 2、P0作为地址/数据总线 在系统扩展时，在系统扩展时，P0P0端口作为地址端口作为地址/ /数据总线使用时，数据总线使用时，分为：分为： P0P0引脚输出地址引脚输出地址/ /数据信息。数据信息。 D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚 CPU CPU发出控制电平发出控制电平“1”1”，打开，打开“与与”门，又使多路开门，又使多路开关关MUX

20、MUX把把CPUCPU的地址的地址/ /数据总线与数据总线与T2T2栅极反相接通，输出地栅极反相接通，输出地址或数据。由图上可以看出，上下两个址或数据。由图上可以看出，上下两个FETFET处于反相，构处于反相，构成了推拉式的输出电路，其负载能力大大增强。成了推拉式的输出电路，其负载能力大大增强。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚2、P0作为地址/数据总线 P0 P0引脚输出地址引脚输出地址/ /输入数据输入数据 输入信号是从引脚通过输入缓冲器进入内部总线。输入信号是从引脚通过

21、输入缓冲器进入内部总线。 此时，此时，CPUCPU自动使自动使MUXMUX向下，并向向下，并向P0P0口写口写“1”1”，“读读引脚引脚”控制信号有效，下面的缓冲器打开，外部数据读入控制信号有效，下面的缓冲器打开，外部数据读入内部总线。内部总线。2、P0作为地址/数据总线-真正的双向口D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚P1P1口的结构及特点口的结构及特点 它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成-准双向口。D QD QCLK QCLK QP1.nP1.n读锁存

22、器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚VCCRT TP1口引脚P2口的结构及特点 1.P2口作为普通I/O口D QCLK QMUXP2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚地址地址控制控制VCCRTP2口引脚CPUCPU发出控制电平发出控制电平“0” 0” ，使多路开关，使多路开关MUXMUX倒向锁存倒向锁存器器输出输出Q Q端，构成一个准双向口。其功能与端，构成一个准双向口。其功能与P1P1相同。相同。 2.P2 2.P2口作为地址总线口作为地址总线 在系统扩展片外程序存储器扩展数据存储器且容量超过在系统扩展片外程序存储器扩展数据存储器且容量超过25

23、6B 256B ( (用用MOVX DPTRMOVX DPTR指令指令) )时，时，CPUCPU发出控制电平发出控制电平“1”1”，使多路，使多路开关开关MUXMUX倒内部地址线。此时，倒内部地址线。此时，P2P2输出高输出高8 8位地址。位地址。D QCLK QMUXP2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚地址地址控制控制VCCRTP2口引脚P3口的结构及特点 D QD QCLK QCLK QP3.nP3.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚VCCRT TP3口引脚第二输入功能第二输入功能第二输出功能第二输出功能一、作为通用I/O口与P1口类似-准双向口(W=1)WP3P3的内部结构的内部结构D QD QCLK QCLK QP3.nP3.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚VCCRT TP3口引脚第二输入功能第二输入功能第二输出功能第二输出功能二、第二功能(Q=1)此时引脚部分输入(Q=1、W=1) ,部分输出(Q=1、W输出) 。W第二功能各引脚功能定义：P3.0：RXD串行口输入P3.1：TXD串行口输出P3.2：INT0外部中断0输入P3.3：INT1外部中断1输入P3.4：T0定时器0外部输入P3.5：T1定时器1外部输入P3.6：WR外部写控制P3.7：RD外部读控制