PCB设计信号完整性培训---第1章(共4章)资料.ppt
《PCB设计信号完整性培训---第1章(共4章)资料.ppt》由会员分享,可在线阅读,更多相关《PCB设计信号完整性培训---第1章(共4章)资料.ppt(53页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、中国科大 快电子学 安琪2第一讲第一讲 几个基本概念几个基本概念 电源与地系统电源与地系统中国科大 快电子学 安琪3一一. 几个基本概念几个基本概念 信号完整性(信号完整性(Signal Integrity) 膝频率膝频率fKnee与上升时间与上升时间tr 集总系统与分布系统集总系统与分布系统 传输线与阻抗匹配传输线与阻抗匹配中国科大 快电子学 安琪4信号完整性信号完整性(Signal Integrity)中国科大 快电子学 安琪5一一. 数字信号数字信号1. 理想的数字信号(二值函数)理想的数字信号(二值函数)“0” 电平“1” 电平t0t1“0” 电平“1” 电平t0t11010)(ttt
2、tV其它时间数学模型数学模型2: 数学模型数学模型1:“0” 电平“1” 电平t0t1t3t2“0” 电平“1” 电平t0t1t3t203100213230)(1)()(tttttttttttttttttttVrf理想数字信号波形理想数字信号波形 数学模型数学模型2 理想数字信号波形理想数字信号波形 数学模型数学模型1式中:式中:tr = t1 - t0 , tf = t3 t2中国科大 快电子学 安琪62. 实际的数字信号实际的数字信号上升时间(上升时间(tr): : 数字信号上升沿中对应满幅度电压的数字信号上升沿中对应满幅度电压的10% 90%处的时间处的时间 间隔。间隔。 下降时间(下降
3、时间(tf): : 数字信号下降沿中对应满幅度电压的数字信号下降沿中对应满幅度电压的90% 10%处的时间处的时间 间隔。间隔。 参数定义:参数定义:中国科大 快电子学 安琪7参数定义:参数定义:trtf10%90%VH minVL maxVth50%trtf10%90%VH minVL maxVth50%上冲(上冲(Overshoot) 上冲上冲又被称为又被称为过冲过冲。顾名思义,它指的是沿着信号边沿的跳变方向,信号波形中超出稳定的。顾名思义,它指的是沿着信号边沿的跳变方向,信号波形中超出稳定的“1”或或“0”状态电平的部分。状态电平的部分。 对于上升沿,这应是从对于上升沿,这应是从“0”到
4、到“1”的跳变,在高电平处高于逻辑电平的跳变,在高电平处高于逻辑电平“1” 稳定电压值的部分。稳定电压值的部分。 对于下降沿,这应是从对于下降沿,这应是从“1”到到“0”的跳变,在低电平处低于逻辑电平的跳变,在低电平处低于逻辑电平“0” 电压稳定值的部分。电压稳定值的部分。下冲(下冲(Undershoot) 下冲下冲又被称为又被称为反冲反冲。它指的是信号在过冲后,又沿着跳变方向的反方向,信号波形越过稳定的。它指的是信号在过冲后,又沿着跳变方向的反方向,信号波形越过稳定的“1”或或“0”状态电平的部分。状态电平的部分。 对于上升沿,即:从对于上升沿,即:从“0”到到“1”的跳变,信号上冲后,反过
5、来又的跳变,信号上冲后,反过来又低低于逻辑电平于逻辑电平“1” 的稳定电压值的的稳定电压值的部分。部分。 对于下降沿,即:从对于下降沿,即:从“1”到到“0”的跳变,信号过冲后,反过来又的跳变,信号过冲后,反过来又高高于逻辑电平于逻辑电平“0”的电压稳定值的的电压稳定值的部分。部分。振铃振铃 (Ring) 信号发生连续多次的上冲和下冲,所形成的震荡。一般其振幅应是一次比一次小,逐渐趋于零。信号发生连续多次的上冲和下冲,所形成的震荡。一般其振幅应是一次比一次小,逐渐趋于零。 中国科大 快电子学 安琪8噪声容限:(噪声容限:(Noise Margin) 噪声容限是量度逻辑电路在最坏工作条件下的抗干
6、扰能力的直流电压指标噪声容限是量度逻辑电路在最坏工作条件下的抗干扰能力的直流电压指标, 它规定了它规定了数字数字电路在稳定状态时允许的最大噪声。该参数定义为电路在稳定状态时允许的最大噪声。该参数定义为: 最差输入逻辑电平值最差输入逻辑电平值(VIH min或或VIL max)与在这种输入条件下所能保证的最差输出逻辑电平值与在这种输入条件下所能保证的最差输出逻辑电平值(VOH min或或VOL max)之差之差, 即即: maxmaxminminOLILLIHOHHVVNMVVNM 这里有两个噪声容限定义:这里有两个噪声容限定义:NMNMH H表示表示高电平状态时的噪声容限高电平状态时的噪声容限
7、, , NMNML L表示表示低电平状态时低电平状态时的噪声容限的噪声容限。10%90%VH minVL maxVth50%10%90%VH minVL maxVth50%trtf中国科大 快电子学 安琪9二二. . 信号完整性信号完整性 信号完整性涉及到两个方面:信号波形的完整性和时序的完整性信号完整性涉及到两个方面:信号波形的完整性和时序的完整性。信号波形的完整性:信号波形的完整性: 经常提及的术语是上述的五个基本概念,这就是:信号的上升时间(经常提及的术语是上述的五个基本概念,这就是:信号的上升时间(t tr r)和下降)和下降时间(时间(t tf f),波形的上冲(),波形的上冲(Ov
8、ershootOvershoot),下冲(),下冲(UndershootUndershoot)和振铃)和振铃 (RingRing)。以)。以及接收端的信号还存在多大的噪声容限(及接收端的信号还存在多大的噪声容限(Noise MarginNoise Margin) )。 信号完整性讨论是为了确保可信的高速数据传输。在高速数字系统设计时,人们经信号完整性讨论是为了确保可信的高速数据传输。在高速数字系统设计时,人们经常会问到这样的问题:传输到目的地的信号是否如同人们所预期的那样?或者说:当信常会问到这样的问题:传输到目的地的信号是否如同人们所预期的那样?或者说:当信号到达时是否处于良好的状态?号到达
9、时是否处于良好的状态? 中国科大 快电子学 安琪10时序的完整性时序的完整性 时序完整性主要关注的是同步时序方程是否能满足。经常涉及到是时序偏差时序完整性主要关注的是同步时序方程是否能满足。经常涉及到是时序偏差(SkewSkew)和抖动)和抖动(Jitter)(Jitter)的概念。的概念。jitterskewsetupflightvalidCLKCLKtttT(max)(max)1jitterskewholdflightvalidCLKCLKttt(max)(min)(min)建立方程:建立方程:保持方程:保持方程:中国科大 快电子学 安琪11时序偏差时序偏差时序信号的理想时序信号的理想“沿
10、变沿变”和实际上的和实际上的“沿变沿变”之差。之差。 在实际系统中,造成时序信号的在实际系统中,造成时序信号的“沿变沿变”与理想与理想“沿变沿变”存在着存在着差别的一个主要原因是因为逻辑器件的信号传输延迟时间上存在着差差别的一个主要原因是因为逻辑器件的信号传输延迟时间上存在着差别。因此,人们也常直观地将时序偏差定义为器件输出时序信号的传别。因此,人们也常直观地将时序偏差定义为器件输出时序信号的传输延迟之差。输延迟之差。InOut1Out2InOut1Out2中国科大 快电子学 安琪12两类时序偏差两类时序偏差InOut负负载载Intrinsic SkewEntrinsic Skew连线Cloc
11、k_Out 从更广义的角度出发,由于器件之间连线延迟的不同,或者负载条件的从更广义的角度出发,由于器件之间连线延迟的不同,或者负载条件的不同,都有可能引起时序信号的实际不同,都有可能引起时序信号的实际“沿变沿变”与理想的与理想的“沿变沿变”不同。因此不同。因此可以将时序偏差分为两类:可以将时序偏差分为两类:内部时序偏差(内部时序偏差(Intrinsic Skew):): 由逻辑器件内部产生的,表现为逻辑器件输出之间信号延迟上的差别。由逻辑器件内部产生的,表现为逻辑器件输出之间信号延迟上的差别。外部时序偏差(外部时序偏差(Extrinsic Skew):): 由于连线延迟和负载条件不同引起的延迟
12、差别。由于连线延迟和负载条件不同引起的延迟差别。中国科大 快电子学 安琪13时序抖动时序抖动 当实际信号的边沿与理想时序边沿的当实际信号的边沿与理想时序边沿的偏离偏离由于受某种因素(如噪声、串扰、电源电压由于受某种因素(如噪声、串扰、电源电压变化等)不断发生变化时,而且这种变化是随机的,这种现象就是我们常说的时序抖动,变化等)不断发生变化时,而且这种变化是随机的,这种现象就是我们常说的时序抖动,或者说时序晃动。这种偏离相对于理想位置可能是超前,也可能是滞后的,时序抖动的数或者说时序晃动。这种偏离相对于理想位置可能是超前,也可能是滞后的,时序抖动的数值表示通常有两种:值表示通常有两种: j 时钟
13、抖动的最大值,即:峰时钟抖动的最大值,即:峰-峰值(峰值(Peak-Peak),单位一般为皮秒,常用),单位一般为皮秒,常用 ps来表示。来表示。 时钟抖动的均方根值,即所谓的标准方差(时钟抖动的均方根值,即所谓的标准方差( ),单位一般也为皮秒(),单位一般也为皮秒( ps )。)。 数字信号的边沿抖动,对系统的影响可以认为是一种数字信号的边沿抖动,对系统的影响可以认为是一种动态行为动态行为,或者说其影响是随,或者说其影响是随机的,对系统性能破坏更大,尤其是时钟信号的抖动,常常是制约高速数字系统性能的机的,对系统性能破坏更大,尤其是时钟信号的抖动,常常是制约高速数字系统性能的根本因素。根本因
14、素。 中国科大 快电子学 安琪14时间容限(时间容限(Timing Margin)jitterskewsetupflightvalidCLKCLKtttT(max)(max)1jitterskewholdflightvalidCLKCLKttt(max)(min)(min)建立方程:建立方程:保持方程:保持方程: 所有项目都考虑为最差情况,即考虑了时间容限,但然,也有为了更所有项目都考虑为最差情况,即考虑了时间容限,但然,也有为了更为保险,可以再加一些时间容限,但在当前的高速电路,增加时间容限也为保险,可以再加一些时间容限,但在当前的高速电路,增加时间容限也是要付出代价的是要付出代价的中国科大
15、 快电子学 安琪15影响信号完整性的主要因素影响信号完整性的主要因素 信号在传输线上的反射信号在传输线上的反射 信号在传输过程中的串扰信号在传输过程中的串扰 噪声(电源噪声,热噪声,地反弹噪声等)噪声(电源噪声,热噪声,地反弹噪声等) 电磁辐射电磁辐射 中国科大 快电子学 安琪16要点要点 在高速数字系统设计时,实际的数字波形必须考虑。既:要保持在高速数字系统设计时,实际的数字波形必须考虑。既:要保持 信号的完整性。信号的完整性。 信号完整性涉及到两个方面:波形完整性和时序完整性。信号完整性涉及到两个方面:波形完整性和时序完整性。 波形完整性要素:波形完整性要素: 上升和下降时间上升和下降时间
16、 上冲和下冲上冲和下冲 振铃振铃 噪声容限噪声容限 占空比占空比 时序完整性要素:时序完整性要素: 同步时序方程同步时序方程 时序偏差时序偏差 时序噪声时序噪声 时间容限时间容限 中国科大 快电子学 安琪17膝频率(膝频率(fKnee)与与 上升时间(上升时间(tr )中国科大 快电子学 安琪18 考虑两个极端情况:考虑两个极端情况:1210 1. 一个频率为一个频率为 的正弦波的正弦波 波形变化一个周期需要波形变化一个周期需要3万年。若输入到万年。若输入到TTL电路,其输出电压电路,其输出电压 每天变化不到每天变化不到1 V。 任何一个包含这样低频率的半导体器件的试验都会以失败而告任何一个包
17、含这样低频率的半导体器件的试验都会以失败而告 终。在这样长的时间尺度来看,集成电路只是一小块氧化硅。终。在这样长的时间尺度来看,集成电路只是一小块氧化硅。 2. 一个频率为一个频率为 的正弦波的正弦波 信号周期为信号周期为1ps,数字电路根本无法响应这个频率的信号。,数字电路根本无法响应这个频率的信号。 一些电路参数发生变化。如地线的电阻由于趋肤效应由一些电路参数发生变化。如地线的电阻由于趋肤效应由0.01 (1KHz)变为)变为1 ,并且还获得并且还获得50 的感应电抗。的感应电抗。1210 电路元件的参数是对频率敏感的,在不同的频率范围内会表现出来电路元件的参数是对频率敏感的,在不同的频率
18、范围内会表现出来不同的特性。任何一种电参数,其数值仅在一定的频率范围内有效。不同的特性。任何一种电参数,其数值仅在一定的频率范围内有效。中国科大 快电子学 安琪19到底多高的到底多高的频率频率 会影响到高速数字会影响到高速数字 电路的设计呢电路的设计呢?中国科大 快电子学 安琪20膝频率(膝频率(F FKneeKnee)DQ/QCPFclockRandom “1” or “0” 时钟信号的上升、下降时间为时钟周期的时钟信号的上升、下降时间为时钟周期的1%。 D触发器输出数字信号的特征与输入时钟类似。触发器输出数字信号的特征与输入时钟类似。 一个实验一个实验中国科大 快电子学 安琪21频谱分析频
19、谱分析 从频率从频率Fclcok到频率到频率Fknee,整个,整个输出输出 功率密度谱呈功率密度谱呈-20dB/decade的的斜率斜率 下降。下降。 在在Fknee处附近,谱密度曲线开始快处附近,谱密度曲线开始快 速下降。速下降。 拐点频率拐点频率Fknee的功率谱密度比正常的功率谱密度比正常 下降曲线低下降曲线低6.8dB。 输出信号的能量主要集中在低于拐输出信号的能量主要集中在低于拐 点频率点频率Fknee的频率范围内。的频率范围内。 将膝频率将膝频率Fknee频看作为数字信号的频看作为数字信号的 频率成分上限。频率成分上限。DQ/QCPFclockRandom “1” or “0”谱分
20、析谱分析中国科大 快电子学 安琪22膝频率与上升时间膝频率与上升时间 任何电路若对膝频率任何电路若对膝频率FKnee及其以下频率有平坦的响应曲线的话,那么信号通及其以下频率有平坦的响应曲线的话,那么信号通 过此电路不会失真。过此电路不会失真。 数字电路对高于其数字电路对高于其FKnee以上的输入频率成分的响应不会影响到对正常的对应以上的输入频率成分的响应不会影响到对正常的对应 于低于于低于FKnee的数字信号的处理。的数字信号的处理。rKneetF5 . 0 任何数字信号的膝频率只与数字信号的上升(任何数字信号的膝频率只与数字信号的上升(t tr r)和下降沿时间()和下降沿时间(t tf f
21、)有)有关,而与时钟速率无关。关,而与时钟速率无关。两个重要结论:两个重要结论: 容易看出,上升沿时间越小,膝频率越大,上升沿时间越大,膝频率越小。容易看出,上升沿时间越小,膝频率越大,上升沿时间越大,膝频率越小。任何数字信号重要的时域特性基本上都是由任何数字信号重要的时域特性基本上都是由F FKneeKnee频率以及其以下的频率成分所频率以及其以下的频率成分所决定。决定。 中国科大 快电子学 安琪23集总系统与分布系统集总系统与分布系统中国科大 快电子学 安琪24一一. 信号传输的四种电性等效模型信号传输的四种电性等效模型 全波模型全波模型 分布模型(离散模型)分布模型(离散模型) 集总模型
22、集总模型 直流模型直流模型 中国科大 快电子学 安琪251. 全波模型全波模型 理论:理论:“麦克斯威方程组麦克斯威方程组”。 假设电磁波在一个无限大的平假设电磁波在一个无限大的平 面上行进:面上行进: 电场指向电场指向x方向;方向; 磁场指向磁场指向y方向;方向; 整个电磁场往整个电磁场往z方向行进。方向行进。 传播速度:光速,传播速度:光速, 阻抗:电场对磁场的比值,在自由空间里为阻抗:电场对磁场的比值,在自由空间里为377 。 当平面波遇到一个高传导物体时,传播方向会随即发生变化。如果适当地调当平面波遇到一个高传导物体时,传播方向会随即发生变化。如果适当地调 整传播的物体,则平面波可以被
23、导入到一个传输线里,这个我们称为整传播的物体,则平面波可以被导入到一个传输线里,这个我们称为“全波全波 模型模型”。 选择选择“边界条件边界条件”用以代表实际物体的几何结构以及所使用的材料,来求解用以代表实际物体的几何结构以及所使用的材料,来求解全全 波模型的麦克斯威方程组。波模型的麦克斯威方程组。 即使非常简单的结构体,方程组也很难解出。即使非常简单的结构体,方程组也很难解出。中国科大 快电子学 安琪262.2.分布系统分布系统 简化数学模型:简化数学模型: 用用“电容电容”来描述电能来描述电能 用用“电感电感”来表示磁能,来表示磁能, 用用“电阻电阻”来代表转换为热的能量损耗。来代表转换为
24、热的能量损耗。 这些元件被定义成没有实际尺寸,由无损和这些元件被定义成没有实际尺寸,由无损和 无延迟的导线将它们连接起来。无延迟的导线将它们连接起来。 有了这些电路元件就不再需要麦克斯威方程有了这些电路元件就不再需要麦克斯威方程 组和边界条件,利用这些电路元件就可以来组和边界条件,利用这些电路元件就可以来 描述一个所谓的描述一个所谓的理想传输线理想传输线的结构。的结构。分布模型(离散模型)示意图分布模型(离散模型)示意图 基本的传输线结构如图所示,理想上,它是由无限多的基本的传输线结构如图所示,理想上,它是由无限多的RLCRLC网络所组成的,然而,为了网络所组成的,然而,为了计算的目的(特别是
25、为了时域的计算方便),我们通常选择有限个计算的目的(特别是为了时域的计算方便),我们通常选择有限个RLCRLC网络来代表。网络来代表。其基本其基本的假设是每个的假设是每个RLCRLC网络的延迟时间远小于信号的波长或者上升时间网络的延迟时间远小于信号的波长或者上升时间。 需要提醒的是,这种传输线模型仍然是用集总的元件来描述系统的,只不过这些元件需要提醒的是,这种传输线模型仍然是用集总的元件来描述系统的,只不过这些元件是分布在整个系统中,并且是足够小。以至于是分布在整个系统中,并且是足够小。以至于每个每个RLCRLC网络的延迟时间远小于信号的波长或网络的延迟时间远小于信号的波长或者上升时间。者上升
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- PCB 设计 信号 完整性 培训 资料
限制150内