计算机硬件论文计算机硬件系统论文高速异性纤维图像检测处理系统硬件设计方案 .docx

《计算机硬件论文计算机硬件系统论文高速异性纤维图像检测处理系统硬件设计方案 .docx》由会员分享，可在线阅读，更多相关《计算机硬件论文计算机硬件系统论文高速异性纤维图像检测处理系统硬件设计方案 .docx（11页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品名师归纳总结运算机硬件论文运算机硬件系统论文：基于 DM642 高速异性纤维图像检测处理系统硬件设计摘要:待加工原棉中往往混有难以辨论的异性纤维，能否有效的的去除这些杂质关系到棉纺产品的质量和企业的生存。本文设计了一种以 FPGA 为数据采集规律掌握单元，以 DSP 为高端图像处理单元的数字图像处理。介绍了该系统的硬件组成、工作原理。从视频编码单元、图像处理单元和视频输出单元对整个系统的构成和设计进行了描述，分析了系统设计时的各个关键技术环节。关键词:TMS320DM642 FPGA 异性纤维检测0 引言棉花在收购和加工过程中，由于各种缘由难免会混入各种硬杂物和软杂物，而软杂物就是异性纤维

2、。常见的软杂物有化学纤维、有色和白色尼龙、毛发、丝、麻、塑料膜、布片等几十种，俗称 “三丝”。相比于硬杂质，由于软杂质其形状与原棉相差无几，人眼很难识别。如去除不净，会对后续加工产生重大影响，这也是我国棉纺织行业在国际上缺乏竞争力的主要缘由之一。异纤检测系统主要就是完成棉花中异性纤维的剔除，传统的异纤检测处理系统多采纳通用运算机加软件、单片机或专用DSP 等来实现。这些方法要么处理速度较慢，无法满意现代图像处理系统的实时性要求，要么可编辑资料 - - - 欢迎下载精品名师归纳总结专业性太强，应用受限制。本检测系统采纳了DSP+FPGA 的结构， 由 FPGA 分担一部分任务，可以充分发挥DSP

3、 的功能，使系统的适应性和敏捷性得以增强，设计调试便利。1 系统总体设计1.1 1 系统结构系统有以下几部分组成 :视频采集单元， FPGA 单元，图像处理单元，视频显示，数据储备，以及外围电路 如电源，时钟 等。系统结构如图 1 所示。1.2 2 系统工作原理CCD 摄像头对待检测对象进行图像采集，采集到的视频模拟信号送到视频前端处理芯片TVP5150 进行模数转换，转换后的数字图像信号经 FPGA 进行简洁的预处理等操作后送到DSPDM642 的视频输入端口， TMS320DM642 将其再解码，得到 YUV4:2:2 格式的图像，并通过EDMA 传输到动态存贮器 SDRAM 中储备， D

4、SP 依照相应的程序进行相应的图像处理，处理后的结果送给视频输入端口进行数模转换，并送给显示器显示。可编辑资料 - - - 欢迎下载精品名师归纳总结2 功能模块设计2.1 1 视频解码电路采纳 NTSC 制式简称 N 制式或 PAL简称 P 制式制试的模拟摄像头供应视频图像， N 制式采纳标准 30 帧/秒的视频流，图像辨论率为 720 像素 480 像素。 P 制式采纳标准 25 帧/秒的视频流，图像辨论率为 720 像素 576 像素，每帧图像分为奇偶两场。本系统采纳TVP5150 芯片设计编码电路， TVP5150 与 DM642 的连接电路如图 2 所示。 TVP5150 是一种低功耗

5、芯片，正常工作时功耗为113mW，在节电模式下的功耗仅为 1mW ，该芯片内核电源电压为 18V ，输入/输出电源电压为 33V ， TVP5150 芯片可以接收 N 制式和 P 制式视频流，并将视频流转化为8 位 BT 656 格式的视频数据流， TMS320DM642 处理器通过片上的视频口把数据流存入FIFO，然后通过 EDMA 通道把 FIFO 中的数据搬入片内或片外储备器，以便程序调用图像数据进行处理。通过设置视频口寄存器，可以采集视频图像的部分区域，视频口支持图像剪裁。可编辑资料 - - - 欢迎下载精品名师归纳总结2.2 2 视频编码电路TMS320DM642 的视频口可以配置为

6、视频输出口，通过视频编码芯片把 BT656 格式的视频数据转化为 PAL 制式或者 NTSC 制式的视频信号。本系统采纳Philips 公司的视频编码芯片 SAA7121H， 该芯片支持 PAL 制式或者 NTSC 制式视频编码， 3 3V 工作电压， 通过 I2C 接口配置内部寄存器， SAA7121 与 DM642 的连接电路如图 3 所示，该电路需要和图 2 中的解码电路协作使用，来自外部摄像头的视频信号通过编码电路发送给支持标准制式电视信号的显示器。可编辑资料 - - - 欢迎下载精品名师归纳总结2.3 3 TMS320DM642 图像处理单元本系统中视频口VPO 作为输入，与视频解码

7、器TVP5150 的YOUT7:0 相连。来自解码器 TVP5150 的 BT 656 数据流进入 VPO 口后，经由 BT656 捕捉通道，进入到视频口缓冲区中，每个视频口都有 1 个 5120 B 的视频输入 /输出缓冲区，视频口输人的数据分别进入捕捉 FIFO A 和 FIFO B，其中 Y 缓存 2560 B，Cb 和 Cr 缓存分别为 1280 B。依据输出的同步脉冲产生帧储备器的的址信号、读写和片选等掌握信号，将图像逐帧存人SDRAM 储备器中，通过中断通知 TMS320DM642 读取。 TMS320DM642 通过 EDMA 大事实现视频口缓冲区和片内 L2 储备器之间的数据传

8、递。用户编程设定1 个缓冲区阈值用以产生EDMA 大事。 BT656 格式的数据流经由捕捉通道分别进入各自的缓冲区，并打包成64 B 的双字。当双字增至缓冲区阈值时触发 EDMA 大事，储备器映射寄存器即作为EDMA 数据可编辑资料 - - - 欢迎下载精品名师归纳总结传输的源的址。为保证每一场数据能够全部传完且没有遗漏，每次EDMA 传输的数据大小应等于阈值。2.4 4 数据储备单元DM642 的储备空间分为片内与片外两部分，且二者采纳统一编址的模式。它的片内储备器采纳2 级高速缓存结构。第 1 级储备器为 16KByte 的程序 CacheL1P和 16KByte 数据 CacheL1D，

9、只能作为高速缓存被 CPU 拜访。第 2 级储备器为 256KByte 的程序数据共享空间，其中64KByte 可以配置成 SRAM ，也可配置成其次级Cache，剩下的 192KByte 作为内部 SRAM 。本系统中数字视频图像的数据量很大，DSP 内部的储备空间远远无法满意系统需要，所以需要扩充大容量的外部储备器。本系统 采纳 2 片 SDRAM 用于储备程序、数据和缓存数字视频信息，系统中的程序必需储备在掉电不丢失的储备器内，所以1 片 FLASH 储备器用于固化程序和一些掉电后仍需储存的用户数据。 DM642 对外部储备器的拜访都必需通过外部储备器接口 EMIF 进行， SDRAM

10、和FLASH 芯片都可以通过 EMIF 口实现无缝连接。 DM642 的 EMIF 有4 个独立可设定的址的区域，称为芯片使能空间CE0 CE3 ， SDRAM 映射到 CE0，FLASH 映射到 CE1 空间。2.4.1 1 SDRAM 储备器本系统选用SDRAM 型号为 HY57V283220T ，容量为 4M64 位，工作时钟133MHZ 。使用两片32 位数据总线的同步动态RAM ，高 32 位储备在一片 RAM 中，低 32 位储备在另一片RAM可编辑资料 - - - 欢迎下载精品名师归纳总结中，满意 TMS320DM642 64 位数据总线要求。 SDRAM 在 CE0 子空间的详

11、细定位为 :0x80000000H-0x81FFFFFFH。DM642 的 EMIF 与SDRAM 接口电路如图 4 所示。2.4.2 2 FLASH 储备器本系统采纳 1 片 AM29LV033C 芯片构成 4M8 位 FLASH 空间，单电源供电，电源电压范畴为273 6V ，AM29LV033C 芯片的址线共有 22 条，但 DM642 只供应 20 根外部的址总线，因此CE1 子空间最大寻址范畴为1 M 8 位，所以 DM642 不能遍历FLASH 芯片的全部的址单元。为此本系统采纳分页技术实现对FLASH 的拜访，即将整个 4 M 8 位的 FLASH 分成 8 个 512 k 8

12、位的页，而页的址 PA21，PA20，PA19 就由页的址寄存器供应。如图 5 所示。2.5 5 通讯接口单元被检测对象的表面缺陷图像经视频采集单元送入视频处理系统进行相应的处理后将得到结果信息，后继的掌握系统依据此信息可对被检测信息 :如位置信息等进行相应的处理，因此就产生了视频处可编辑资料 - - - 欢迎下载精品名师归纳总结理系统与其他系统的通讯问题。本系统通过串行通信的方式实现该功能。即采纳 NXP 公司的 SC16C2550 来实现。 SC16C2550 是通用型双通道异步发送器和接收器，用于串行数据通讯。它的主要功能是将并行数据转换为串行数据或者将串行数据转换为并行数据，数据传输率

13、可达 5Mbit/s 。2.6 6 电源电路TMS320DM642 的核 CORE供电电压为 1 4 V ， I/O 电压为3 3 V ，由于需要 2 种电源，所以要考虑供电系统的协作问题。在可编辑资料 - - - 欢迎下载精品名师归纳总结加电过程中，应当保证内核电源先上电，最迟也应当与I/O 电源一起加。讲究供电次序的缘由在于: 假如仅 CPU 内核获得供电，周边I/O 没有供电，对芯片不会产生损害，只是没有输入输出才能而已。假如反过来，周边I/O 得到供电而 CPU 内核没有加电，那么芯片缓冲/驱动部分的晶体管将在一个未知状态下工作，这是特别危急的。为明白决这个问题，本系统采纳了2 片开关

14、电源芯片 TPS5431为 DSP 内核和 I/O 口分别供电，供应 +14V 电压的 TPS54310芯片PWRGND 引脚要与供应 +3 3V 电压的 TPS54310芯片 SS/ENA 引脚连接在一起，这样只有 1 4V 电压有效后， 3 3V 的电压才开头上电，也就保证了内核电源先于 I/O 电源上电。3 抗干扰设计和系统调试3.1 1 抗干扰设计系统的处理器内核主频为 600MHz， DM642 与 SDRAM 之间的读写速度在 100 MHz 以上，系统的 PCBPrint Circuit Board属于高频电路设计。一块优良的电路板对系统的稳固运行有重要意义。一般来说， PCB

15、的设计包括 4 个步骤:器件布局、器件之间布线、的层与电源层划分与高速 PCB 仿真。该工程电路板平台机械结构已经限定了PCB 板的尺寸与接口位置，依据 DM642 的封装以及电路板尺寸，第一对电路板进行整体层数规划和器件位置规划。电路板规划为6 层，其中中间两层规划为特的的电源层和的层。器件在这个尺寸上布局要留意:1优先保证数据线最短。2保证各功能模块在电路板上的位置可编辑资料 - - - 欢迎下载精品名师归纳总结靠近。 3滤波电容与芯片尽量靠近。 4整个布局尽量匀称，保证布线走通。高频部分的布线必需留意 :数据线尽量平行等长、数据线尽量走在电路板表层、尽量少用过孔、数据线尽量短。布线完成后

16、，采纳 POWERPCB 高性能仿真工具 HyperLynx，对重要线路进行高频仿真试验，经多次调整得到合适的结果。3.2 2 系统调试由于整个系统比较复杂、信号繁多。为了提高系统的牢靠性和稳固性。本文第一采纳各个模块分别测试的方法来检验其工作状 态、排除错误，再通过将各模块进行联调的方法来验证系统性能，有效的缩短了调试时间，加速了系统的研制。在调试中发觉DSP 芯片 Cache的大小会对 DM642 的工作性能产生较大影响。为此，本文针对不同的设置进行了试验，以使其工作于较佳状态。4 总结本文面对实时异纤图像采集和处理，采纳模块化设计思想，以TMS320DM642 、TVP5150、SAA7

17、121、FPGA 等实现了视频图像采集和处理系统的硬件电路，该系统电路简洁、结构紧凑、调剂灵 活、牢靠性高、实时性强的特点，通过验证，满意设计的应用要 求，为棉纺厂异性纤维的检测与识别供应了一个较好的解决方案。系统最初的设计目的是异性纤维的检测和识别，但系统同样可以适用于其他诸如玻璃缺陷检测、纺织品疵点检测等场合，具有较好的通用性。参考文献可编辑资料 - - - 欢迎下载精品名师归纳总结1 刘洲峰 TMS320DM642 为核心的视频图像处理器外围电路设计J现代电子技术， 2021， 14:167 1692 杜沁，冯万众纺织异性纤维及其掌握措施J 棉纺织技术， 2000， 286:339 3423 常蕾基于DSP 的棉花异性纤维检测系统总体方案讨论J科技前沿， 2007， 8:56594 王跃宗，刘京会 TMS320DM642 DSP 应用系统设计与开发M 北京:人民邮电出版社， 20215R C冈萨雷斯，P温茨数字图像处理M 李叔梁译北京 :科学出版社， 19826 许欣，于红旗基于FPGA 的嵌入式系统设计 M 北京 :机械工业出版社， 20057 段洪君，李清伟 DSP 实时图像处理系统 J 电子科技， 20041:36 38可编辑资料 - - - 欢迎下载