2022年进制计数器[收 .pdf

《2022年进制计数器[收 .pdf》由会员分享，可在线阅读，更多相关《2022年进制计数器[收 .pdf（7页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、电子技术基础实验课程设计60 进制计数器学期：2015-2016 （一）班级：电自 1418 姓名：张垚学号：2014302010933 日期：2015 年 12 月 30 日名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 7 页 - - - - - - - - - 一、实验目的（一）掌握中规模集成计数器74LS161的引脚图和逻辑功能。（二）熟悉 555 集成定数器芯片的引脚图。（三）利用 74LS161和 555 定时器构成 60 进制计数器。（四）在 Multisi

2、m软件中仿真 60 进制计数器。二、实验内容（一）集成计数器74LS161逻辑功能验证。（二）用 555 定时器构成多谐振荡器。（三）用两片 74LS161和 555 定时器构成 60 进制计数器。三、集成计数器介绍（一）集成计数器74LS161管脚介绍 74LS161 是 4 位二进制同步加法计时器。图1 为它的管脚排列图，集成芯片 74LS161的 CLR是异步清零端（低电平有效） ，LOAD 是异步预置数控制端（低电平有效）。CLK是时钟脉冲输入端， RCO 是进位输出端， ENP 、ENT是计数器使能端，高电平有效。A、B、C、D 是数据输入端； QA 、QB 、QC 、QD是数据输出

3、端。图 1 74LS161 管脚排列图（二）集成计数器74LS161功能介绍由表 1 可知， 74LS161具有以下功能：1异步清零。当 CLR=0时，无论其他各输入端的状态如何，计数器均被直接置“ 0” 。2同步预置数。当 CLR=1 、 LOAD=0 且在 CP上升沿作用时，计数器将 ABCD同时置入 QA 、QB 、QC 、QD,使 QA 、QB 、QC 、QD=ABCD。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 7 页 - - - - - - - - - 3

4、保持（禁止） 。 CLR=LOAD=1 且 ENP 、 ENT=0时， 无论有无 CP脉冲作用，计数器都将保持原有的状态不变（停止计数）。4计数。 CLR=LOAD=ENP=ENT=1时，74LS161处于计数状态。表 1 74LS161 功能表四、用 555 定时器构成多谐振荡器（一）多谐振荡器的构成由 555定时器构成的多谐振荡器如图1 所示， R1 ， R2和 C是外接定时元件，电路中将高电平触发端（ THR脚）和低电平触发端（ TRI 脚）并接后接到 R2和C的连接处，将放电端（ DIS 脚）接到 R1 ，R2的连接处。（二）工作原理由于接通电源瞬间，电容C来不及充电，电容器两端电压为

5、低电平，小于（1/3 ）Vcc，故高电平触发端与低电平触发端均为低电平，输出为高电平，放电管 V1截止。这时，电源经R1 ，R2对电容 C充电，使电压按指数规律上升，当上升到（2/3 ）Vcc 时，输出为低电平，放电管V1导通，把从（ 1/3 ）Vcc上升到（ 2/3 ）Vcc 由于放电管 V1导通，电容 C通过电阻 R2和放电管放电，电路进人第二暂稳态，其维持时间的长短与电容的放电时间有关，随着 C的放电，下降，当下降到（ 1/3 ）Vcc 时，输出为高电平，放电管V1截止，Vcc 再次对电容 C充电，电路又翻转到第一暂稳态。名师资料总结 - - -精品资料欢迎下载 - - - - - -

6、- - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 7 页 - - - - - - - - - 图 2 多谐振荡器五、 用两片 74LS161和 555 定时器构成 60 进制计数器（一） 60 进制计数器工作原理根据设计基理可知，计数器初值00，按递增方式计数，增到59时，再自动返回到 00。因此，需要使用两片74LS161芯片级联的形式来构成六十进制计数器，一片控制个位， 为十进制；另一片控制十位， 为六进制。利用 74LS161本身的控制端（完成十进制，在达到1001（即十进制的九）时） ，给高位芯片一个脉冲使高位芯片计数加一，同时低

7、位芯片反馈清零， 这样反复， 直到第二片达到 0110 时第二片自身反馈清零， 这样便完成一次60进制的计数， 且回到初态，两片 74LS161全部反馈清零，继续重复计数。图1、图 2 分别为 60 进制计数器的工作框图和状态转换图。图 3 60 进制计数器的工作框图74LS161 构成的十进制计数器 (个位) 反馈清零反馈清零译码显示译码显示时钟脉冲74LS161 构成的六进制计数器 (十位) 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 7 页 - - - - -

8、- - - - 图 4 60 进制计数器的状态转化图（二）实施方案制作 60 进制计数器，先要确定使用芯片个数。74LS161有 16 个状态， 60进制计数器有 60 个状态，所以就需要两片74LS161串连并采用并行进位方式。具体电路连接图见图3。 进行计数功能，将低位片的 QD 、 QA连接到高位片的 ENP 、ENT ，同时将低位片的LOAD 、ENP 、ENT管脚和高位片 LOAD 接到 VCC=5V 的电压源上，低位片和高位片CLK端共同接到时钟脉冲CP上。U1为低位片（十进制计数器），U2为高位片（六进制计数器）。U2从 “0000”状态开始，到“ 1010”状态后，这个状态“

9、1010”通过与非门 U3使 CLR为低电平，此时 U1清零。通过两片 74LS161同步式连接，使得U2中的 ENT 、ENP为高电平，在下一个脉冲到来时，开始计数。U2 有从“ 0000”状态到“ 0101”六个状态，下一个状态“ 0110”通过与非门 U4 ，使得 U2的 CLR为低电平， U2清零。U1每 10 个状态， U2有 1 个状态。所以 LED从 00 开始计数，显示59 后，又从00 重新开始。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 7 页 -

10、 - - - - - - - - 图 5 60 进制计数器U174LS161DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2U274LS161DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2U3NAND2U4NAND2VCC5VU5DCD_HEXU6DCD_HEX555_VIRTUALTimerGNDDISOUTRSTVCCTHRCONTRI3.848k R12.886k R210Rl30nFC10nFCfVDD5VVsU174LS161DQA14QB13QC12QD11RCO15A

11、3B4C5D6ENP7ENT10LOAD9CLR1CLK2U274LS161DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2U3NAND2U4NAND2VCC5VU5DCD_HEXU6DCD_HEX555_VIRTUALTimerGNDDISOUTRSTVCCTHRCONTRI3.848k R12.886k R210Rl30nFC10nFCfVDD5VVs名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 7 页 - - - - - - - - - 五、实验报告（1）画出实验电路图及状态转换图。（2）总结使用集成计数器的体会。六、仿真器件74LS161 两片7400N 两个VCC （5V）一个DOC-HEX 两个555-VIRTUAL Timar 一个七、实验设备（1）数字万用表（ UA78A) 1 块。（2）模块化电子技术综合实验箱一台1 台。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 7 页 - - - - - - - - -