半导体制造工艺期末考试重点复习资料.docx

《半导体制造工艺期末考试重点复习资料.docx》由会员分享，可在线阅读，更多相关《半导体制造工艺期末考试重点复习资料.docx（10页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -学习好资料欢迎下载1、三种重要的微波器件：转移型电子晶体管、碰撞电离雪崩渡越时间二极管、MESFET。2、晶锭获得匀称的掺杂分布：较高拉晶速率和较低旋转速率、不断向熔融液中加高纯度多晶硅，维护熔融液初始掺杂浓度不变。3、砷化镓单晶： p 型半导体掺杂材料镉和锌，n 型是硒、硅和锑硅： p 型掺杂材料是硼， n 型是磷。4、切割打算晶片参数：晶面结晶方向、晶片厚度（晶片直径打算）、晶面倾斜度（从晶片一端到另一端厚度差异） 、晶片弯曲度（晶片中心到晶片边缘的弯曲程度）。5、晶体缺陷：点缺陷（替位杂质、填隙杂质

2、、空位、Frenkel，讨论杂质扩散和 氧化工艺）、线缺陷或位错（刃型位错和螺位错，金属易在线缺陷处析出）、面缺陷（孪晶、晶粒间界和堆垛层错，晶格大面积不连续，显现在晶体生长时）、体缺陷（杂质和掺杂原子淀积形成，由于晶体固有杂质溶解度造成）。6、最大面为主磨面，与 晶向垂直，其次为次磨面，指示晶向和导电类型。7、半导体氧化方法：热氧化法、电化学阳极氧化法、等离子化学汽相淀积法。8、晶体区分于非晶体结构：晶体结构是周期性结构，在很多分子间延展，非晶体结构完全不是周期性结构。9、平稳浓度与在氧化物表面邻近的氧化剂分压值成正比。 在 1000和 1 个大气压下，干氧的浓度 C0 是 5.2x1016

3、 分子数 /cm3，湿氧的 C0 是 3x1019 分子数/cm3。10、当表面反应时限制生长速率的主要因素时，氧化层厚度随时间呈线性变化 X=Bt+/A线性区（干氧氧化与湿氧氧化激活能为2eV,）。氧化层变厚时，氧化剂必需通过氧化层扩散，在二氧化硅界面与硅发生反应，并受扩散过程影响，氧化层厚度与氧化时间的平方根成正比，生长速率为抛物线X2=Bt+抛物线区（干氧氧化激活能是1.24Ev,湿氧氧化是 0.71eV）。11、 线性速率常数与晶体取向有关，由于速率常数与氧原子进入硅中的结合速率和硅原子表面化学键有关。抛物线速率常数与晶体取向无关，由于它量度的是氧化剂穿过一层无序的非晶二氧化硅的过程。

4、12、较薄的氧化层MOSFET栅氧化层用干氧氧化，较厚的用湿氧氧化，如MOS集成电路中的场氧化层和双极型器件，以获得适当隔离和爱护，20nm为界限。13、给定氧化条件下，在 晶面衬底上生成的氧化层厚度大于晶面 衬底，由于 方向线性速率常数更大。值得留意的是温度和时间相同时， 湿氧氧化厚度是干氧的510 倍。14、氧化掩膜厚度一般用试验测量方法获得，主要取决于特定温度和时间下，不能使低掺杂硅衬底发生反型，典型厚度为0.5um1.0um。15、二氧化硅中各掺杂杂质扩散常数依靠氧的密度、性能和结构。16、MOS 器件受氧化层中的电荷和位于二氧化硅-硅界面处势阱影响。17、势阱和电荷的基本类别：界面势

5、阱电荷Qit （由于二氧化硅 -硅界面特性产生，取决于这个界面的化学组分，势阱位于二氧化硅-硅界面处，能态在硅 禁带中，界面势阱密度有取向性，用低温450氢退火进行钝化处理） 。固定电荷 Qf（很稳固，难充电或放电，一般是阳性） 。氧势阱电荷 Qot（与二氧化硅缺陷有关，可以通过低温退火处理排除）。可移动离子电荷Qm（由于钠或其它碱性离子弄脏导致， 高温顺高电场时可在氧化层中移动， 转变阀值电压）。可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 1 页，共 5 页 - - - - - - - - - -可编辑资料 - - - 欢迎下

6、载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -学习好资料欢迎下载18、测量氧化层厚度：表面光度法、椭圆偏光法和颜色对比法（主观化，不精确）。19、光刻：将掩膜上的几何图形转移到涂在半导体晶片表面的敏光薄层材料上的工艺过程。20、级别为 M3.5 的干净室（公制），每立方米直径 0.5um 的尘埃粒子数不超过 103.5，大约为 3500 粒子数 /m3。21、曝光设备性能参数：辨论率、对准精度和生产效率.辨论率指能精确转移到半导体表面光刻胶上的最小特点尺寸值。对准精度指各个掩膜与从前刻在硅片上的图形相互套准的程度。生产效率指某次光刻中掩膜在 1 小

7、时内能曝光的硅片数。22、光学曝光法：遮挡式曝光和投影式曝光。遮挡式曝光掩膜和硅片彼此直接接触为接触式曝光（由尘埃粒子引起的缺点：掩膜与硅片接触时，硅片上的尘埃粒子或硅渣会嵌入掩膜，使掩膜永久性损伤，使随后使用它曝光的每个硅片有缺陷） ，彼此特别靠近为接近式曝光（将掩膜受损程度减至最小） 。23、一个完整的集成电路工艺流程需要1520 层不同的掩膜。24、标准尺寸的掩膜衬底是由15x15cm2，厚度为 0.6cm 的玻璃平板制成。25、掩膜的主要指标是密度缺陷，掩膜制造过程或以后的图形曝光过程可能会给掩膜带来缺陷。26、 光刻胶是一种对辐照敏锐的化合物，可分为正性和负性，正胶的曝光部分在显影时

8、更易于溶解而去掉，所得图形与掩膜上相同，负胶曝光部分在显影时不易被溶解，所得图形与掩膜上相反。正胶组成：感光剂、树脂基片和有机溶剂，曝光前，感光剂不易溶于显影液，曝光后，曝光区内的感光剂由于吸取了能量导致化学结构发生变化，在显影 液中可被溶解，显影后，曝光区内的光刻胶被去掉。负胶是一种含感光剂的聚合物。曝光后，感光剂吸取光能转变为化学能引起链接反应，是聚合物分子间发生交联，不易溶于显影液，经显影，未曝光部分被溶解，负胶缺点是显影时间刻胶吸取显影液溶剂膨胀，限制了负胶辨论率。27、辨论率增强技术：相移掩膜和光学邻近效应校正。28、电子束曝光优点：能生成亚微米线宽的光刻胶图形，自动化程度高，掌握精

9、确，比化学曝光法的聚焦好，而且能直接在半导体晶片上形成图形而不需掩膜。缺点电子束曝光机的产出率低，在分变率小于0.25 m 时，每小时只能加工 10 片左右的晶片，只适于生产掩膜或制造少量定制电路或者验证设计之用。29、聚焦电子束扫描方式：光栅扫描和矢量扫描（节约时间）。30、光学曝光中，辨论率受光衍射限制，电子束曝光中就受电子散射限制。31、电子束在某处的辐照影响邻近区域的辐照现象为邻近效应。32、离子束曝光由于离子质量较大，散射只用比电子如，故其比光学、X 射线或电子束曝光技术有更高的辨论率。离子束曝光系统：扫描焦聚束系统和掩膜束系统。33、曝光法：电子束曝光、超紫外光曝光、X 射线曝光、

10、离子束曝光和光学曝光。可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 2 页，共 5 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -学习好资料欢迎下载34、湿法化学刻蚀机理：反应物通过扩散运输到反应表面、化学反应发生在此表面、通过扩散将反应生成物从表面移除。35、最常用的刻蚀剂是硝酸和氢氟酸在水或醋酸中的混合液。36、对硅晶格， 晶面比 晶面和 晶面的每隔单元上有更多的化学键，故 晶面上的刻蚀速率应当较小。37、二氧

11、化硅的湿法刻蚀通常使用添加或不添加氟化铵的HF 稀释溶液。38、室温下浓 HF 溶液、HF 稀释溶液或煮沸的磷酸溶液可对硅的氮化物薄膜进行刻蚀。39、典型刻蚀液是 73%的磷酸、 4%的硝酸、3.5%的醋酸和 19.5%的去离子水混合溶液，温度在30到 80间。40、湿法刻蚀进行图形转移的缺点是掩膜层下有横向钻蚀，导致刻蚀后图形辨论率下降。41、干法刻蚀就是等离子体帮助刻蚀， 利用低压放电等离子体技术刻蚀方法，包括等离子体刻蚀、反应离子刻蚀、溅射刻蚀、磁增强反应离子刻蚀，反应 离子束刻蚀和高密度等离子体刻蚀。42、 等离子体刻蚀工艺步骤：刻蚀反应剂在等离子体中产生。反应剂以扩散方式通过不流淌的

12、气体边界层到达表面。反应剂吸附在表面。发生化学反应和离子轰击等物理效应生成可挥发性化合物。这些化合物从表面解析出来， 通过扩散回到等离子体气体中，然后由真空装置抽出。43、等离子体刻蚀技术基于低压时在气体中产生的等离子体。基本方法是物理方法和化学方法。44、大部分等离子体工艺释放红外线到紫外线范畴内的射线。45、硅沟槽刻蚀：随着器件特点尺寸的减小，由于需要在电路器件与DRAM储备单元的贮存电容之间进行隔离，硅片表面面积也相应削减了。这些表面 隔离区可以通过对硅衬底刻蚀出沟槽，并用适当的电介质或导电材料填充来 削减，深沟槽（ 5m）主要形成储备电容，浅沟槽（T 栅的形成 -自对准 n+注入，其后

13、退火 -欧姆接触 -第一层互连 -穿通接触 -其次层互连。81、体硅微机械传感器的典型尺寸是毫米量级，而表面显微机械器件就是微米量级。82、LIGA工艺步骤是光刻、电镀和成型。其优点是制作三维结构的才能， 其厚度与体显微机械器件相同， 而且保留了表面显微机械加工的设计敏捷性。83、制造时将原材料转化成为成品的过程。84、成本是可以用于评估任何制造工艺步骤的一个重要衡量标准，成品率直接影响成本。成品率是执行同一套技术规范所制造的合格产品的比率。85、ATE 主要功能包括输入图形的产生、图形应用和输出响应检测。86、封装 CSPs 的重要特点：一是引出线和插入层使得封装后的设备足够柔韧，能够顺当通

14、过在测试夹具上的全测试和老练。更好的适应在印刷电路板上的装配和工作过程中的竖向非平面性，以及热膨胀和收缩。87、封装的互连线常采纳引线键合、倒装芯片键合和载带自动键合。88、掌握图包括中心线、掌握上限和掌握下限。89、两种最常用的品质掌握图是缺陷图和缺陷密度图。90、因素试验设计重要问题：试验中挑选一组变化的因素。确定各因素可能发生的变化范畴。91、成品率定义为达到额定技术要求器件或电路的百分比。92、 成品率可以分为功能和参数两类。功能成品率定义为具备完全功能产品所占比例，也常称为硬成平率。集成电路的功能成品率一般由物理缺陷引起的开路或短路来表征。然而在某些情形下，具备完全功能的产品在一个或几个参数上仍旧可能达不到技术要求，这种情形就应采纳参数成品率来描述。93、成品率模型通常是单位面积平均缺陷数和电子系统临界面积的函数。94、运算参数成平率的一般方法是蒙特卡罗模拟。95、CMOS 规律技术将来的挑战： 超浅结形成。 超薄氧化层。 硅化物的形成。互连新材料。电源限制。SOI 技术。可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 5 页，共 5 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载