四位同步二进制计数器课程设计报告.doc

《四位同步二进制计数器课程设计报告.doc》由会员分享，可在线阅读，更多相关《四位同步二进制计数器课程设计报告.doc（10页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、四位同步二进制计数器课程设计报告目 录1、课程设计目的第 1 页2、课程设计题目描述与要求第 1 页3、课程设计内容第 1 页3.1 设计的原理图第 1 页3.2 设计的网表第 3 页3.3 仿真结果第 5 页3.4 选择的一条路径第 6 页4、总结第一、课程设计目的训练学生综合运用学过的数字集成电路的基本知识，独立设计相对复杂的数字集成电路的能力。二、课程设计题目描述和要求四位同步二进制计数器，一个时钟的输入端，计数器在始终的上升沿计数，计数到15后归0，共四位2进制的计数器。设输入端的电容为Cinv，输出端的负载电容为5000Cinv，从输入到输出任意找一通路，优化通路延时，手工计算确定通

2、路中每个门对应的晶体管的尺寸。三、课程设计内容3.1 设计的原理图 二输入与门或非门D触发器同步四位二进制计数器3.2 设计网表四位二进制进制计数器*4_2counter.include c:lib180nm_bulk.l tt.global vdd*not.subckt not a a_nM1 aM2 a.ends*and2.subckt and2 a b qm1 q_n ax1 q_n q not.ends*nor.subckt nor a b qm1 n1 a.ends*dff.subckt dff d clk q q_nxnot1 d d_n notxnot2 clk clk_n no

3、txand1 d clk_n n1 and2xand2 d_n clk_n n2 and2xand3 n3 clk n5 and2xand4 n4 clk n6 and2xnor1 n1 n4 n3 norxnor2 n2 n3 n4 norxnor3 n5 q_n q norxnor4 n6 q q_n nor.ends*cnt4_2（D3为最高位）xdff0 D0_n clk D0 D0_n dffxdff1 D1_n D0_n D1 D1_n dffxdff2 D2_n D1_n D2 D2_n dffxdff3 cout D2_n D3 cout dffVCLK CLK 0 pulse

4、 (0 1.8 50n 0 0 20n 40n).end3.3 仿真结果 四位单独（D3为最高位） 将四位合在一起（计数015）计算结果如下选择由及，得扇出延迟于是可以得到：第一级门：第二级门：第三级门：第四级门：第五级门：第六级门：计算结果可得，与假定的数值近似相等。第一级（与非门）：，第二级（反相器）：第三级（或非门）：第四级（与非门）：第五级（反相器）：第六级（或非门）：四、总结通过本次课程设计，对集成电路的数字电路的设计又有了新的认识与经历，这将是理论与实践结合的最好练习。数字电路的要求第一是功能，本设计的十六进制计数器的功能能完全达到要求，第二要求是性能，在这里只对延迟做了优化，也就是速度会更快。数字电路设计中还会有面积与功耗的问题，在本设计中并没有体现出来，但是他们也是同样重要的，这在以后的设计中会出现要求。本设计的要求很少，旨在让我们学会设计流程以及优化流程，感触颇多，收获颇多。参考书目：1 David A.Hodge, Analysis and Design of Digital Integrated Circuits in Deep Submicron Technology. Thrid Edition, 清华大学出版社，2006年2 阎石，数字电子技术基础，高等教育出版社，2006年3 .