2022年计算机三级嵌入式知识点 2.pdf

《2022年计算机三级嵌入式知识点 2.pdf》由会员分享，可在线阅读，更多相关《2022年计算机三级嵌入式知识点 2.pdf（15页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、一、嵌入式系统开发的基础知识1嵌入式系统的特点、分类、发展与应用，熟悉嵌入式系统的逻辑组成。（1）特点：专用性隐蔽性（嵌入式系统是被包装在内部）资源受限（要求小型化、轻型化、低功耗及低成本，因此软硬件资源受到限制）高可靠性（任何误动作都可能会产生致命的后果）软件固化（软件都固化在只读存储器ROM 中，用户不能随意更改其程序功能）实时性（2）逻辑组成硬件： 1) 处理器（运算器、控制器、存储器）目前所有的处理器都是微处理器中央处理器（ CPU ）和协助处理器（数字信号处理器DSP 、图像处理器、通信处理器） 2)存储器（随机存储器RAM 和只读存储器ROM ）RAM 分为动态DRAM 和静态 S

2、RAM 两种。 DRAM 电路简单、 集成度高、 功耗小、成本低，但速度稍慢慢；SRAM 电路较复杂、集成度低、功耗较大、成本高，但工作速度很快，适合用作指令和数据的高速缓冲存储器RAM 当关机或断电时，其中的信息都会消失，属于易失性存储器 ROM属于不易失性存储器。分为电可擦可编程只读存储器（存放固件）和闪速存储器（Flash ROM 简称内存）。内存的工作原理：在低压下，存储的信息可读但不可写，这类似于ROM ；在较高的电压下，所存储的信息可以更改和删除，这有类似于RAM 。 3)I/O设备与 I/O 接口 4)数据总线软件（3）分类按嵌入式系统的软硬件技术复杂程度进行分类：1) 低端系统

3、采用 4位或 8位单片机，在工控领域和白色家电领域占主导地位，如计算器、遥控器、充电器、空调、传真机、BP机等。2) 中端系统采用 8 位/16 位/32 位单片机，主要用于普通手机、摄像机、录像机、电子游戏机等。3) 高端系统采用32 位/64 位单片机，主要用于智能手机、调制解调器、掌上计算机、路由器、数码相机等。（4）发展20 世纪 60 年代初，第一个工人的现代嵌入式系统（阿波罗导航计算机）20 世纪 60 年代中期，嵌入式计算机批量生产精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 15 页20 世纪 70 年代，微处理器出现

4、20 世纪 80 年代中期，外围电路的元器件被集成到处理器芯片中，昂贵的模拟电路元件能被数字电路替代20 世纪 90 年代中期SOC 出现，集成电路进入超深亚微米乃至纳米加工时代2嵌入式系统的组成与微电子技术（集成电路、EDA 、 SoC、 IP 核等技术的作用和发展）（1）集成电路IC 集成电路的制造大约需要几百道工序，工艺复杂。 集成电路是在硅衬底上制作而成的。硅衬底是将单晶硅锭经切割、研磨和抛光后制成的像镜面一样光滑的圆形薄片，它的厚度不足1mm ，其直径可以是6、8、12 英寸甚至更大这种硅片称为硅抛光片，用于集成电路的制造。制造集成电路的工艺技术称为硅平面工艺，包括氧化、 光刻、掺杂

5、等多项工序。把这些工序反复交叉使用，最终在硅片上制成包含多层电路及电子元件的集成电路。集成电路的特点：体积小、重量轻、可靠性高。其工作速度主要取决于逻辑门电路的晶体管的尺寸。尺寸越小，工作频率就越高，门电路的开关速度就越快。（2）EDA （电子信号自动化）（3）SoC 芯片（片上系统）既包含数字电路，也可以包含模拟电路，还可以包含数模混合电路和射频电路。SoC芯片可以是一个CPU ，单核 SoC ，也可以由多个CPU和/ 或 DSP ，即多核SoC 。开发流程：（1）总体设计可以采用系统设计语言System C（或称 IEEE 1666 ，它是 C+的扩充）或System Vetilog语言对

6、 SoC芯片的软硬件作统一的描述，按照系统需求说明书确定SoC的性能能参数，并据此进行系统全局的设计。（2）逻辑设计将总体设计的结果用RTL （寄存器传输级描述语言）语言进行描述（源文件）后，在使用逻辑综合将源文件进行综合生成，生成最简的布尔表达式核心好的连接关系（以类型为EDF的 EDA工业标准文件表示）（3）综合和仿真（4）芯片制造借助 EDA 中的布局布线工具（4）IP 核IC 设计文件：逻辑门级，包括各种基本的门电路；寄存器传输级，如寄存器、译码器、数据转换器；行为级，如CPU 、DSP 、存储器、总线与接口电路等。核库中的设计文件均属于知识产权IP 保护的范畴，所以称为“知识产权核”

7、或“ IP 核”。IP 核是开发SoC的重要保证。按IC 设计文件的类型，IP 通常分为：软核、固核、硬核。 IP 核的复用可以减少研发成本，缩短研发时间，是实现SoC的快速设计，尽早投放市场的有效途径。目前主要的CPU内核有 ARM 、MIPS、PowerPC 、Coldfile、x86、8051 等。 ARM精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 15 页内核占所有32 位嵌入式RISC处理器的90% 以上。3嵌入式系统与数字媒体（文本、图像和音频/视频等数字媒体的表示与处理）（1）文本含义：在计算机中的文字信息，最常用的一

8、种数字媒体。字符集及其编码1）西方字符的编码ASC II字符集和ASCII编码，基本的ASCII字符集共128 个字符，每个字符使用7 个二进位制进行编码。2）汉字的编码汉子国家编码标准有GB2312 和 GB18030 。每个汉字用2 个字节表示。GB2312 只有 6763 个汉字， 经常不够用。 GB18030 字符集与UCS/Unicode 字符集基本兼容，采用不等长的编码方法，单字节编码表示ASCII字符，与ASCII码兼容；双字节表示汉字，与GB2312 保持向下兼容（即GB2312 中有的 GB18030 字符集都有）3）UCS/Unicode 编码文本类型1）简单文本只能顺序阅

9、读。2）丰富格式文本有插图、对文字颜色等定义，调整页面，文本布局，插入声音视频等。3）超文本通过超链接实现跳转、导航、回溯等操作（2）图像图像获取过程的核心是模拟信号的数字化，处理步骤为：1）扫描将画面网格化，每个网格为一个取样点2）分色将每个取样点的颜色分解成三原色3）取样测量每个取样点的每个分量（基色）亮度值4）量化把模拟量使用数字量来表示，A/D 转换数字图像的主要参数：图像大小( 水平分辨率 *竖直分辨率 ) 、位平面数目、像素深度、颜色模型一幅图像的数据量计算公式：图像数据量 =图像大小 * 像素深度 /8 （3）音频 /视频音频 / 视频信息的数字化，处理步骤为：1）取样2）量化3

10、）编码精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 15 页数字音频的主要参数：取样频率、量化位数、声道数目、使用的压缩编码方法、比特率（每秒钟的数据量）压缩前波形声音的码率 （比特率） = 取样频率 * 量化为数 * 声道数（单位 b/s ）压缩后码率 = 压缩前码率 / 压缩倍数（压缩比）4嵌入式系统与网络通信技术（数字通信与计算机网络，TCP/IP协议，互联网接入技术等）（1）数字通信（2）计算机网络（3）音频 / TCP/IP 协议（4）互联网接入技术二、嵌入式处理器1嵌入式处理器的结构、特点与分类（不同类型的典型嵌入式处理器

11、及其特点，嵌入式处理器分类等）（1）不同内核嵌入式微控制器性能比较性能内核51 内核其他 8 位内核16 位内核其他 32 位内核ARM Cortex-M内核处理速度差差一般好好低能耗好好好差好代码密度差差一般差好内存 64KB 差差差好好向量中断好好好一般好低中段延时好好好差好低成本好好好差好多供资源好差差差好编译器选择好一般一般一般好软件可移植性好一般一般一般好精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 15 页（2）冯诺依曼结构和哈佛结构的区别两者连接CPU程序存储器和数据存储器的方式不同冯诺依曼结构CPU 程序 / 数据存储

12、器哈佛结构程序存储器 CPU 数据存储器程序总线数据总线（3）分类按指令集分为：复杂指令集结构CISC和精简指令集结构RISC 按存储机制分为：冯诺依曼结构和哈佛结构按字长分为：8 位、 16 位、 32 位、 64 位结构按不同内核系列可以分为：51、AVR 、PIC、MSP430 、PowerPC 、Coldfile、ARM（4）不同典型内核简介内核系列推出公司内核结构简单描述51 Intel CISC 哈佛结构8 位字长， 常用于简单的检测与控制应用领域，最早被称为单片机。其价格低，应用资料齐全，开发工具便宜，开发周期短，成本低，因此被广泛应用到各个行业。随着 1T 改进型 51 内核的

13、推出， 加上许多器件厂家增加了自己的特色组件，51 系列还在使用。AVR Atmel RISC 哈佛结构8 位、 16 位和 32 位三类字长的微控制器内核，以适应不同应用层次的要求。主要特点是高性能、高速度、低功耗。PIC Microchip RISC 哈佛结构8 位、 16 位和 32 位三类字长的微控制器内核，以适应不同应用层次的要求。主要用于工业控制，主要优势是针对性强，特别是抗干扰能力强。MSP430 TI RISC 冯- 结构16 位字长的微控制器区内核，广泛应用于手持设备嵌入式应用系统中，突出特点就是以超低功耗著称全球。MIPS MIPS RISC 哈佛结构高性能高档次32 位和

14、 64 位处理器内核。主要特点是适应于高速、大数据吞吐量应用场合PowerPC Apple ，IBM,Motorola RISC 哈佛结构高性能高档次含有32 位子集的64 位处理器内核。 具有优异的性能、较低的能耗以及较低的散热量。MC68K Motorola RISC 哈佛结构32 位字长的处理器内核，具有超标量的超级指令流水线，性能优异明显，主要用于与高端嵌入式应用领域。Coldfile Frescale RISC 哈佛结构32 位字长的高性能处理器内核，性能优越， 集成度高， 可用于工业应用领域、消费电子领域、医疗电子领域、测试与测量领域等。ARM ARM RISC 多数为哈佛结构32

15、 位字长的高性能处理器内核，目前嵌入式处理器的领跑者精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 15 页2ARM处理器内核的体系结构（工作状态，工作模式，寄存器组织，异常，数据类型与存储格式等）（1）工作状态一是 ARM状态，二是Thumb指令状态及Thumb-2状态，三是调试状态。ARM 处理器复位后开始执行代码时总是只处于ARM 状态，如果需要，可通过下面的方法切换到Thumb状态或 Thumb-2 状态ARM 状态切换到Thumb指令状态： 通过 BX指令，将操作数寄存器的最低位设置为1即可。如果R00=1 ，则执行BX R0

16、指令将进入Thumb状态状 Thumb态切换到 ARM 状态：通过BX指令，将操作数寄存器的最低位设置为0 即可。如果 R00=0 ，则执行BX R0指令将进入ARM 状态。（2）工作模式（7 种）工作模式功能说明可访问的寄存器CPSRM4:M0 用户模 User 程序正常执行工作模式PC,R14-R0,CPSR 10000 快速中断模式 FIQ 处理高速中断，用于高速数据传输或通道处理PC,R14_fiq-R8_fiq, R7-R0,CPSR,SPSR_fiq 10001 外部中断模式 IRQ 用于普通中断处理PC,R14_irq-R13_irq, R12-R0,CPSR,SPSR_irq

17、10010 管理模式SVC 操作系统的保护模式，处理软中断 SWI PC,R14_svc-R13_svc, R12-R0,CPSR,SPSR_svc 10011 中止模式ABT 处理存储器故障，实现虚拟存储器和存储器保护PC,R14_abt-R13_abt, R12-R0,CPSR,SPSR_abt 10111 未定义指令模式 UND 处理为定义的指令陷阱，用于支持硬件协处理器仿真PC,R14_und-R13_und, R12-R0,CPSR,SPSR_und 11011 系统模 SYS 运行特权及的操作系统任务PC, R14-R0,CPSR 11111 （3）寄存器组织ARM 处理器共有37

18、 种寄存器，包括31 个通用寄存器（含PC ）和 6 个状态寄存器。无论何种模式，R15 均作为 PC使用； CPSR为当前程序状态寄存器；R7-R0 为公用的通用寄存器。所有通用寄存器均为32 位结构。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 15 页R13:SP(stack point)堆栈指针； R14:LR(Link Register) 程序链接寄存器R15:PC(Program counter)程序计数器； SPS R：备份程序状态寄存器CPSR程序状态寄存器的格式：31 30 29 28 27 26 8 7 6 5 4

19、 3 2 1 0 N Z C V Q 状态保留I F T M4 M3 M2 M1 M0 条件码标志含义如下：N为符号标志位，N=1为负数， N=0为正数。Z 为全 0 标志位，运算结果为0，则 Z=1，否则 Z=0；C为进借位标志，有进/ 借位时 C=1，否则 C=0. V为溢出标志，加减法运算结果溢出时V=1，否则 V=0. Q为增强的DSP运算指令溢出标志，溢出时Q=1 ，否则 Q=0. 控制位含义如下：I 为中断禁止控制位，I=1 禁止 IRQ 中断， I=0 ，允许中断。F 为禁止快速中断FIQ 的控制位， F=1禁止 FIQ 中断， F=0允许。T 为 ARM 和 Thumb指令切换

20、， T=1 时执行 Thumb指令，否则执行ARM 指令。M4-M0为模式选择位（4）存储格式大端模式： 32 位数据字的高字节存储在低地址，而数据字的低字节则存放在高地址中。小端模式： 32 位数据字的高字节存储在高地址，而数据字的低字节则存放在低地址中。系统复位时，自动默认为小端模式。例如： 一个 32 位数据字0 x12345678，存放在起始地址为0 x30001000，则大端模式精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 7 页，共 15 页下 0 x30001000 单元存放0 x12,0 x30001001 单元存放0 x34，0

21、 x30001002 单元存放0 x56，0 x30001003 单元存放0 x78；而小端模式下0 x30001000 单元存放0 x78,0 x30001001 单元存放 0 x56， 0 x30001002 单元存放 0 x34，0 x30001003 单元存放0 x12。（5）数据类型8 位、 16 位、 32 位三种数据类型（6）ARM 处理器中MMU和 MPU MMU 存储器管理单元（memory management unit ）功能：1) 虚拟地址到物理地址映射2）存储器访问权限受限3）虚拟存储空间的缓冲特性设置MPU 存储器保护单元（memory protect unit）（

22、7）异常（ 7 种）异常类型优先级工作模式异常向量地址复位 RESET 1 管理模式0 x00000000 未定义的指令UND 6 未定义指令中止模式0 x00000004 软件中断SWI 6 管理模式0 x00000008 指令预取中止PABT 5 中止模式0 x0000000C 数据访问中止DABT 2 中止模式0 x00000008 外部中断请求IRQ 4 外部中断模式0 x00000010 快速中断请求FIQ 3 快速中断模式0 x0000001C 3典型 ARM 处理器内核（ ARM9 ，Cortex-A ，Cortex-M ，Cortex-R 等的技术特点与应用领域）（1）Cort

23、ex-A 系列是面向高端嵌入式应用的处理器核：具有 MMU 、Cache、最快频率、最高性能、合理功耗。（2）Cortex-R 系列是面向实时控制的处理器：具有MPU、 Cache、实时响应、合理性能、较低功耗。（3）Cortex-M 系列是面向低端微控制器的处理器，没有MMU但有 MPU ，极高性价比、最低成本，极低功耗。系列相应内核主要性能特点ARM7 冯-诺依曼结构， 3 级流水线，无MMU 经典 ARM9 ARM920T/ARM922T 哈佛结构， 5 及流水线，单32 位 AMBA接口ARM9E ARM926EJ-S/ARM946E-S/ARM966E-S/ ARM968E-S/AR

24、M996HS 哈佛结构，5 及流水线，支持 DSP 指令，软核（soft IP）ARM10 ARM1020E/ARM1022E/ARM1026EJ-S 哈佛结构， 6 及流水线，分支预测，支持DSP 指令，高性能浮点操作， 双 64 位总线接口， 内部 64位数据通路。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 8 页，共 15 页ARM11 ARM11MPCore/ARM1136J(F)-S 哈佛结构， 8 级流水线， 分支预测和返回栈， 支持DSP 指令、SIMD/Thumb-2 核心技术ARM1156T2(F)-S/ARM1176JZ(F

25、)-S 哈佛结构， 9 级流水线， 分支预测和返回栈， 支持DSP 指令、SIMD/Thumb-2 核心技术嵌入Cortex-M Cortex-M0, Cortex-M0+ 冯-诺依曼结构， 3 级流水线，支持Thumb 指令集并包含Thumb-2、嵌套向量中断，M0+ 内部有MPU，而 M0 没有。Cortex-M1 冯-诺依曼结构， 3 级流水线，支持FPGA 设计，Thumb 指令集并包含Thumb-2 Cortex-M3 哈佛结构，3 级流水线， Thumb-2、嵌套向量中断，分支指令预测，内置MPU Cortex-M4 哈佛结构，3 级流水线， Thumb-2、嵌套向量中断，分支指令

26、预测，内置MPU，高效信号处理，SIMD 指令，饱和运算，FPU Cortex-R Cortex-R4/R4F/ Cortex-R5/Cortex-R7 哈佛结构， 8 级流水线，实时应用，支持ARM 、Thumb 和 Thumb-2 指令集，F 标示内置 FPU， DSP扩展，分支预测，超标量执行，内置MPU 应用Cortex-A Cortex-A5/ Cortex-A5MPcore Cortex-A7/ Cortex-A7MPcore Cortex-A8/ Cortex-A8MPcore Cortex-A9 / Cortex-A9MPcore 哈佛结构， MPcore 为多核，超标量结构，

27、 13 级流水线，动态分支指令预测，有分支目标缓冲器BTB 、MMU 、FPU、L1、L2，支持 ARM 、 Thumb和 Thumb/EE 指令集 ,SIMD/Jazelle RCT 技术。Cortex-A15 / Cortex-A15MPcore 哈佛结构，可乱序执行指令流水线4ARM处理器指令系统及汇编语言程序设计（指令格式，寻址方式，指令集，伪指令，语句格式与程序结构，ARM 汇编语言与C 的混合编程等）（1）指令格式指令一般格式S , 其中 不可省指令格式说明：项目含义备注 指令的操作码即助记符，如MOV 、ADD 、B等cond 条件域，满足条件才执行指令可不加条件即可省略条件，如

28、EQ 、NE等S 指令执行时是否需要更新CPSR 可省略精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 9 页，共 15 页Rd 目的寄存器Rd可为任意通用寄存器Rn 第一个源操作数Rd可为任意通用寄存器，可以与Rd相同Op2 第二个源操作数可为#imm8m 、寄存器Rm及任意移位寄存器关于 #imm8m的说明： #表示立即数，其后可以是十进制或十六进制数对于 ARM指令集， #imm8m表示一个由8 位立即数经循环右移任意偶数位次形成的 32 位操作数。对于 Thumb指令集， #imm8m表示一个由8 位立即数经左移任意位次形成的32位操作数。

29、指令的条件码条件码助记符标志含义0000 EQ Z 置位相等0001 NE Z 清零不相等0010 CS C 置位无符号数大于或等于0011 CC C 清零无符号数小于0100 MI N 置位负数0101 PL N 清零正数或零0110 VS V 置位溢出0111 VC V 清零未溢出1000 HI C 置位 Z 清零无符号数大于1001 LS C 清零 Z 置位带符号数小于或等于1010 GE N 等于 V 带符号数大于或等于1011 LT N 不等于 V 带符号数小于1100 GT Z 清零且 N 等于 V 带符号数大于1101 LE Z 置位或 N 不等于 V 带符号数小于或等于1110

30、 AL 忽略无条件执行（2）寻址方式1）立即寻址（立即数寻址）例如 ：MOV R0 ，#0 x1212121212 ADC R0 ，R0，#100 ;R0 R0+100+C 2）寄存器寻址( 执行效率较高 ) 例如 ：ADD R0 ，R1，R2 ;R0 R1+R2 3）寄存器间接寻址寄存器间接转址就是以寄存器中的值作为操作数地址，而操作数本身存放在存储器中。用间接寻址的寄存器必须用 括起来。例如 : LDR R5 ，R4 ;R5 R4, 间接寻址的寄存器是R4 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 10 页，共 15 页STR R1，R2

31、 ;R2 R1,间接寻址的寄存器是R24）基址加变址寻址常见的几种形式：LDR R0，R1，#4 STR R1，R2，#8 LDR R0，R1，#4! (！表示指令在完成数据传输后更新基址存储器) LDR R0，R1 ，#4 LDR R0, R1, R2 STR R0, R1, R2 5）相对寻址相对寻址以程序计数器PC的当前值为基地址，指令中的地址标号作为偏移量，将两者相加后得到操作数的有效地址。下列程序中跳转指令BL 利用相对寻址方式：BL Subroutine_A ;跳转子程序Subroutine_A处执行Subroutine_A ：MOV PC ,LR ;从子程序返回6）堆栈寻址7）块

32、拷贝寻址（3）（4）（5）（6）三、嵌入式系统硬件组成1嵌入式硬件组成与嵌入式处理芯片（组成，特点，类型，ARM 的 AMBA总线，嵌入式处理芯片的选型）（1）基于 ARM 内核的典型嵌入式应用系统硬件组成典型嵌入式系统硬件由嵌入式最小硬件系统（电源电路、 时钟（晶振） 电路、 复位电路、JTAG测试接口）、前向通道（输入接口）、后向通道（输出接口）、人机交互通道（键盘，触摸屏以及LED或 LCD显示输出接口）以及相互互联通信通道（CAN通信接口、以太网通信接口、 USB通信接口）等组成。电源电路 为整个嵌入式系统提供能量，是整个系统工作的基础，具有极其重要的位置。精选学习资料 - - - -

33、 - - - - - 名师归纳总结 - - - - - - -第 11 页，共 15 页一般来说，如果电源电路处理得好，整个系统的故障往往能显著减少。选择设计电源电路是主要考虑以下因素：输出电压电流、输入电压电流（交流还是直流）、安全因素、体积限制、功耗限制、成本限制。常用的电源模块是交流变直流（AC-DC ）模块、直流变直流模块（DC-DC ）、低压稳压器（ LDO ）。稳压器包括普通稳压器和低压差稳压器LDO 。 78XX 系列属于普通稳压器，LM2576/2596 为开关稳压芯片，CAT6219/AS2815/1117/2908 等属于低压稳压器。稳压器的最大特点就是低噪声、低成本、纹波

34、小、精度高、电路简单。（2）基于 ARM 内核的典型嵌入式芯片的硬件组成1）存储器及控制器片内程序存储器通常是用Flash ROM, 一般配有几KB到几 MB不等。片内数据存储器通常使用 SRAM ，一般几KB到几百 KB 。2）中断控制器一般采用向量中断（VIC）或嵌套向量中断 （NVIC）。Cortex-M 支持嵌套的向量中断。3）DMA 控制器（直接存储器访问控制器）使用 DMA 控制器， 可将数据块从外设传输至内存、从内存传输至外设或从内存传输至内存。4）电源管理与时钟控制器5）GPIO接端口（ General Purpose Input Output通用输入 / 输出端口）作为输入时

35、具有缓冲功能，而作为输出是具有锁存功能，GPIO 也可以作为双向I/O使用。在 ARM处理芯片中， GPIO引脚通常是多功能的，以减少引脚数，减少功耗。6）定时计数组件主要包括看门狗定时器（WDT ） 监视着程序的运行状态Timer 通用定时器用于一般的定时RTC可直接提供年月日时分秒，使应用系统具有独立的日期和时间脉冲宽度调制解调器（PWM ） 用于脉冲宽度的调制，比如电机控制、 用于变频调整等。7）模拟通道组件8）互联通信组件（3）ARM 的 AMBA总线（4）常用 ARM 嵌入式处理芯片1）NXP 的典型 ARM 芯片2）TI 的典型 ARM 芯片3）Samsung的典型 ARM 芯片4

36、）Atmel 的典型 ARM 芯片精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 12 页，共 15 页5）ST 的典型 ARM 芯片6）Freescale的典型 ARM 芯片7）Nuvoton 的典型 ARM 芯片8）Intel 的典型 ARM 芯片9）其他 ARM 芯片厂家（5）嵌入式处理芯片的选型1）性价比原则性能高，价格低2）参数选择原则ARM 内核 （指令流水线、支持Thumb/Thumb-2 指令集、最高时钟频率的限制、最低功耗要求以及低成本要求）系统时钟频率( 频率越高，处理速度越快 ; 通常 ARM 芯片的速度主要取决于ARM 内核

37、）芯片内部存储器的容量片内外围电路 （GPIO外部引脚条数、 定时计数器、 LCD液晶显示控制器、多核处理器、 ADC 、通信接口）2嵌入式系统的存储器（层次结构，分类，性能指标；片内存储器，片外存储器，外部存储设备等）3I/O 接口、 I/O 设备以及外部通信接口（GPIO 、I2C、SPI、UART 、USB 、HDMI等；键盘、 LED 、LCD 、触摸屏、传感器等；RS-232/RS-485 、CAN 、以太网和常用无线通信接口）（1）GPIO( 通用输入输出接口) 在嵌入式处理器内部，输入具备缓冲功能，输出具有锁存功能。GPIO 一般有三态：0态、 1 态、高阻状态。（2）集成电路互

38、连总线接口IIC 集成电路互连总线用于连接嵌入式处理器及外围器件，采用串行半双工传输的总线标准。IIC 总线具有的接口线少， 控制方式简单， 器件封装紧凑， 通信速率较高 （100kb/s,400kb/s,高速模式可达3.4Mb/s）等优点。IIC 总线的操作时序IIC 总线 只有两条信号线，一条是数据线SDA ，另一条是时钟线SCL，所有的操作均通过这两条信号线完成。数据线SDA 上的数据必须在时钟的高电平周期保持稳定，它的高/低电平状态只有在SCL 时钟信号线是低电平时才能改变。1）启动和停止条件总线上的所有器件都不使用总线时，SCL 线和 SDA 线各自的上拉电阻把电平拉高，使它们均处于

39、高电平。主控制器启动总线操作的条件是当SCL 线保持高电平时SDA 线有高电平转为低电平，此时主控制器在SCL 产生时钟信号，SDA 线开始传输数据。若 SCL 线为高电平时 SDA 由低转为高，则总线工作停止，恢复空闲状态2）数据传送格式精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 13 页，共 15 页3）应答（ ACK ）信号传送4）读 /写操作5）总线仲裁6）异常中断条件（3）串行外设接口SPI （4）串行异步通信接口UART （5）高清多媒体接口HDMI （6）常用简单输入设备（键盘、触摸屏、传感器）（7）常用简单输出设备（LED 、数

40、码管、 LCD 、）（8）基于 UART 的 RS232/RS485 CAN 总线接口以太网通信接口常用无线通信接口（ GPS 模块、 GPRS 模块、 WiFi 模块、蓝牙模块、射频无线收发模块）4基于 ARM 内核的典型嵌入式处理芯片（S3C2410/S3C2440 芯片的内部结构，如片上总线、 DMA 、时钟控制、中断控制、GPIO 、UART 、 I2C、SPI、Timer 、 RTC 、WDT及其他硬件组件）四、嵌入式系统软件1嵌入式系统的软件组成与实时操作系统（嵌入式系统软件组成，嵌入式操作系统的发展，实时系统与实时操作系统，微内核与宏内核，嵌入式操作系统的仿真平台等）2板级支持软

41、件包（BSP）和引导加载程序Bootloader （硬件抽象层HAL ，BSP 的功能和移植， Bootloader 的执行过程，U-boot 及其移植等）3嵌入式Linux 操作系统（嵌入式Linux的发展和自由软件，嵌入式Linux 内核的结构、系统调用接口，常见嵌入式Linux等）4嵌入式操作系统C/OS-II （基本特点、代码结构、任务管理与调度、任务通信、中断处理、移植等）五、嵌入式系统的开发1嵌入式系统的开发过程和工具（开发步骤，交叉开发平台和工具，系统的调试工具等）2系统开发工具软件（ADS 、RVDS 的特点与使用，GCC 的常用命令与参数）3以 S3C2410/S3C2440 为背景的应用系统开发（硬件接口及部件的综合使用；无操作系统精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 14 页，共 15 页环境下的系统开发； C/OS-II环境下的系统开发）考试方式考试时间： 120 分钟，满分100 分包含：选择题（40 分）、填空题（40 分）、综合题（20 分）精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 15 页，共 15 页