2022年计算机组成原理复习重点及要求 .pdf

《2022年计算机组成原理复习重点及要求 .pdf》由会员分享，可在线阅读，更多相关《2022年计算机组成原理复习重点及要求 .pdf（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、学习必备欢迎下载计算机组成原理复习重点及要求第二章 运算方法和运算器1定点数的表示方法：掌握定点数的概念；掌握定点数的机器码表示（主要是原码、补码和移码） 。2定点数的运算方法：掌握补码加减运算方法、溢出概念及检测方法；理解原码乘除运算方法。3定点运算器：掌握全加器的功能；掌握行波进位加减法器的结构及工作原理；理解多功能ALU的结构原理；掌握定点运算器的基本结构及其特点（包括单总线结构、双总线结构和三总线结构 ） 。4浮点数的表示方法：掌握浮点数的概念；掌握浮点数表示的一般格式；掌握浮点数规格化表示的方法及其意义。5浮点数的运算方法：掌握浮点数的加减运算方法及步骤。第三章 存储系统1 理解多级

2、存储器体系结构的意义及各级存储器的主要作用；掌握主存各项性能指标的含义。2SRAM 存储器：理解存储器芯片的逻辑结构（包括存储阵列、双译码方式、读写控制等）；掌握 SRAM 存储器芯片的外部引脚特征（包括地址、数据、控制引脚）；掌握 SRAM 存储器的优、缺点及主要用途；掌握SRAM 存储器容量扩充方法（包括位扩展、字扩展、字位同时扩展、多种字长访问，以及与CPU的连接等）。3DRAM 存储器：掌握 DRAM 存储器的存储原理；理解DRAM 存储器的刷新问题及刷新方法；掌握 DRAM 存储器芯片的外部引脚特征；掌握DRAM 存储器的优、缺点及主要用途。4ROM 存储器：掌握 ROM 存储器的种

3、类；掌握几种可编程ROM 的擦、写特点。5Cache存储器：掌握 cache 存储器的作用及工作原理，理解程序局部性原理的意义；掌握cache主存系统性能指标的计算方法（包括命中率、平均访问时间及效率）；掌握各种主存与 cache 的地址映射方式及其特点， 理解各种映射方式下的主存与cache 的地址格式及其各字段的含义；理解替换策略对cache 存储器的意义。6虚拟存储器：掌握虚拟存储器的作用及相关概念；掌握各式虚拟存储器的工作原理及特点（包括页式、段式和段页式虚拟存储器）；掌握各式虚拟存储器的地址变换过程，理解各自的虚地址格式及其各字段的含义。第四章 指令系统1指令系统的基本概念：掌握机器

4、指令 、指令系统 、系列机 、CISC 、RISC等概念。2指令格式：掌握指令格式的基本组成；掌握操作码及其设计方法；掌握地址码及其设计方法；理解指令字及指令字长度的相关概念。3寻址方式： 掌握各种指令及数据的寻址方式；掌握指令格式中地址码及其寻址方式的综合设计方法。4典型指令：掌握计算机系统典型指令的种类及其功能；掌握精简指令系统的主要特点。第五章 中央处理器1CPU 的功能和组成：掌握CPU 的四项基本功能；掌握CPU 的基本组成部件及其功能；掌握CPU 内部数据通路的分析方法，特别注意避免数据通路使用上的冲突。2指令周期：掌握指令周期、CPU周期（机器周期）、时钟周期的基本概念，以及它们

5、之间的关系；掌握指令周期的分析方法（如何划分CPU 周期、如何避免数据通路冲突、如何绘精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 5 页学习必备欢迎下载制指令周期流程图、如何确定各个CPU 周期所需的控制信号等） 。3时序产生器和控制方式： 理解时序信号的作用和体制， 掌握用时序信号控制操作时间的方法。4微程序控制器：掌握微程序控制的基本思想；掌握微命令、微操作（包括相容和相斥）、微指令、微程序等概念；掌握微指令格式的基本组成及各部分的作用；掌握微程序控制器的基本组成及各部分的作用； 充分理解机器指令与微指令之间的差别与联系；掌握微

6、指令的编码方法，包括微命令编码方法（如直接表示、编码表示和混合表示等）和微地址形成方法（主要是多路转移法） 。5硬连线控制器：掌握硬连线控制中，操作控制信号的逻辑表达式的设计方法。第六章 总线系统1总线的概念和结构形态：掌握总线的概念（包括总线、内部总线、系统总线、I/O 总线、总线带宽等）；理解总线的结构形态及其特点（包括单总线结构和多总线结构）；掌握总线的内部组成。2总线接口：掌握总线的几种信息传送方式及其特点（包括串行、并行和分时传送）；理解接口的作用及功能。3总线的仲裁：理解总线仲裁的意义及仲裁的策略（采用优先级或公平策略）；掌握几种集中式仲裁法的特点（包括链式查询、计数器定时查询和独

7、立请求等）。4总线的定时：掌握总线一次信息传送的过程，理解总线定时的意义；理解同步定时方式和异步定时方式的特点。典型例题解题参考1设 x = 2010 0.11011011 ，y = 2100 (-0.10101100) ，按浮点运算步骤， 求 x + y 。 （舍入采用 “0 舍 1 入” 法。 ）解：为方便人工计算，设浮点数格式为：阶码5 位，用双符号补码（即变形补码）表示，以便判断阶码是否溢出；尾数8 位，用双符号补码表示，便于规格化处理。x、y 均已规格化，它们的浮点表示为x浮= 00010，00.11011011 y浮= 00100，11.01010100 求阶差并对阶Ex补- Ey

8、补=Ex补+ -Ey补=00010 + 11100=11110=(-2)10精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 5 页学习必备欢迎下载所以， ExEy ，Ex 应向 Ey 看齐，即Ex 加 2，Mx 右移 2 位，得x浮= 00100，00.00110110 (11) 括弧中的11 即为保护位。 尾数相加尾数相加时，保护位也参与00 . 0 0 1 1 0 1 1 0 (11) + 11 . 0 1 0 1 0 1 0 0 11 . 1 0 0 0 1 0 1 0 (11) 规格化处理尾数运算结果的符号位与最高有效数字位相同

9、，所以未规格化， 应执行向左规格化处理，即尾数左移1 位，同时，阶码减1，得00011，11.00010101(10) 舍入处理由于尾数是负数的补码，且保护位为10 ，按“0 舍 1 入” 法，应作舍去处理，结果为：00011，11.00010101 判溢出由于阶码两个符号位相同（为00） ，所以阶码未溢出，运算结果正确，即x + y浮= 00011，11.00010101 x + y = 2011 (-0.11101011) 2设 x=2100 (-0.11001101) ，y=2101 (-0.01011010)，按浮点运算步骤， 求 x + y 。 （舍入采用 “0 舍 1 入” 法。

10、）解：为方便人工计算，设浮点数格式为：阶码5 位，用双符号补码（即变形补码）表示，以便判断阶码是否溢出；尾数8 位，用双符号补码表示，便于规格化处理。由于y 未规格化，将其规格化为：y=2100 (-0.10110100)。于是有x浮= 00100，11.00110011 y浮= 00100，11.01001100 求阶差并对阶由于 Ex补= Ey补，所以无需对阶。 尾数相加1 1 . 0 0 1 1 0 0 1 1 + 1 1 . 0 1 0 0 1 1 0 0 1 0 . 0 1 1 1 1 1 1 1 规格化处理尾数运算结果未规格化，应向右规格化处理，即尾数右移1 位，阶码加1，得001

11、01，11.00111111(1) 舍入处理由于尾数是负数的补码，且保护位为1 ，按“0 舍 1 入” 法，应作舍去处理，结果为00101，11.00111111 判溢出由于阶码两个符号位相同（为00） ，所以阶码未溢出，运算结果正确，即x + y浮= 00101，11.00111111 x + y = 2101 (-0.11000001) 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 5 页学习必备欢迎下载3设有一个16 位 CPU，可按 8 位和 16 位两种字长访存。存储器按字节编址。试用16K8 位的 SRAM 芯片构造 64

12、K16 位的存储器，并实现与CPU 的连接。解：由于 16 位字长相当于2 个字节，所以， CPU 以最低 1 位地址 A0在内部控制输出两个字节允许信号BE0和 BE1，用于控制访问存储器的字长。存储器的组成及与CPU 的连接如下图所示。4设某机采用段式虚拟存储器，其虚地址格式如下：4 位10 位18 位基 号段 号段内字号则该机最多可允许2416个用户程序投入运行；每个用户程序最多可包含2101024 个段；每个段最多可包含218256K 字；每个用户程序的长度最大为210 218228256M 字。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 5 页学习必备欢迎下载5CPU 模型如下图所示试对以下指令进行指令周期流程分析，并给出各CPU 周期的微操作命令序列。 STO R1， （R2） LAD（R3） ，R0 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 5 页