2022年计算机组成原理期末考试试题及答案44 .pdf

《2022年计算机组成原理期末考试试题及答案44 .pdf》由会员分享，可在线阅读，更多相关《2022年计算机组成原理期末考试试题及答案44 .pdf（9页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1 / 9 计算机组成原理试卷一、选择题（共20 分，每题1 分）1零地址运算指令在指令格式中不给出操作数地址，它的操作数来自_。A立即数和栈顶；B暂存器；C栈顶和次栈顶；D累加器。2_可区分存储单元中存放的是指令还是数据。A存储器；B运算器；C控制器；D用户。3所谓三总线结构的计算机是指_B_。A地址线、数据线和控制线三组传输线。BI/O 总线、主存总统和DMA 总线三组传输线；CI/O 总线、主存总线和系统总线三组传输线；D设备总线、主存总线和控制总线三组传输线。4某计算机字长是32 位，它的存储容量是256KB ，按字编址，它的寻址范围是_。A128K；B64K；C64KB ；D128K

2、B。5主机与设备传送数据时，采用_，主机与设备是串行工作的。A程序查询方式；B中断方式；CDMA 方式；D通道。6在整数定点机中，下述第_种说法是正确的。A原码和反码不能表示-1，补码可以表示-1；B三种机器数均可表示- 1；C三种机器数均可表示- 1，且三种机器数的表示范围相同；D三种机器数均不可表示- 1。7变址寻址方式中，操作数的有效地址是_。A基址寄存器内容加上形式地址（位移量）；B程序计数器内容加上形式地址；C变址寄存器内容加上形式地址；D以上都不对。8向量中断是_。A外设提出中断；B由硬件形成中断服务程序入口地址；精选学习资料 - - - - - - - - - 名师归纳总结 -

3、- - - - - -第 1 页，共 9 页2 / 9 C由硬件形成向量地址，再由向量地址找到中断服务程序入口地址D以上都不对。9一个节拍信号的宽度是指_。A指令周期；B机器周期；C时钟周期；D存储周期。10将微程序存储在EPROM 中的控制器是_控制器。A静态微程序；B毫微程序；C动态微程序；D微程序。11隐指令是指_D_。A操作数隐含在操作码中的指令；B在一个机器周期里完成全部操作的指令；C指令系统中已有的指令；D指令系统中没有的指令。12当用一个16位的二进制数表示浮点数时，下列方案中第_种最好。A阶码取4位（含阶符1 位），尾数取12 位（含数符1 位）；B阶码取5位（含阶符1 位），

4、尾数取11 位（含数符1 位）；C阶码取8位（含阶符1 位），尾数取8 位（含数符1 位）； D阶码取 6 位（含阶符1 位），尾数取12位（含数符1 位）。13DMA 方式 _。A既然能用于高速外围设备的信息传送，也就能代替中断方式；B不能取代中断方式；C也能向CPU 请求中断处理数据传送；D内无中断机制。14在中断周期中，由_将允许中断触发器置“0”。A关中断指令；B机器指令；C开中断指令；D中断隐指令。15在单总线结构的CPU 中，连接在总线上的多个部件_。A某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据；B某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接

5、收数据；C可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据；D可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。16三种集中式总线控制中，_方式对电路故障最敏感。A链式查询；B计数器定时查询；C独立请求；精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 9 页3 / 9 D以上都不对。17一个 16K 8 位的存储器，其地址线和数据线的总和是_。A48；B46；C17；D2218在间址周期中，_。A所有指令的间址操作都是相同的；B凡是存储器间接寻址的指令，它们的操作都是相同的；C对于存储器间接寻址或寄存器间接寻址

6、的指令，它们的操作是不同的；D以上都不对。19下述说法中 _是正确的。AEPROM 是可改写的，因而也是随机存储器的一种；BEPROM 是可改写的，但它不能用作为随机存储器用；CEPROM 只能改写一次，故不能作为随机存储器用；DEPROM 是可改写的，但它能用作为随机存储器用。20打印机的分类方法很多，若按能否打印汉字来区分，可分为_。A并行式打印机和串行式打印机；B击打式打印机和非击打式打印机；C点阵式打印机和活字式打印机；D激光打印机和喷墨打印机。二、填空（共20 分，每空1 分）1设浮点数阶码为8 位（含 1 位阶符），尾数为24 位（含 1 位数符），则32 位二进制补码浮点规格化数

7、对应的十进制真值范围是：最大正数为 A ，最小正数为 B ，最大负数为 C ，最小负数为 D 。2指令寻址的基本方式有两种，一种是A 寻址方式，其指令地址由 B 给出，另一种是 C 寻址方式，其指令地址由D 给出。3在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1 = 60ns T2 = 50nsT3 = 90nsT4 = 80ns。则加法器流水线的时钟周期至少为 A 。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 B 。4一个浮点数，当其尾数右移时，欲使其值不变，阶码必须A 。尾数右移1位，阶码 B 。5存储器由m（m1，2， 4，8）个模块组成，每

8、个模块有自己的A 和 B 寄存器，若存储器采用 C 编址，存储器带宽可增加到原来的 D 倍。6按序写出多重中断的中断服务程序包括 A 、 B 、 C 、 D 和中断返回几部分。三、名词解释 (共 10 分，每题2 分) 1微操作命令和微操作2快速缓冲存储器3基址寻址4流水线中的多发技术精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 9 页4 / 9 5指令字长四、计算题（ 5 分）设机器数字长为8 位（含 1位符号位），设A649，B3213，计算 AB补，并还原成真值。五、简答题（共20 分）1异步通信与同步通信的主要区别是什么，说明

9、通信双方如何联络。（4分）2为什么外围设备要通过接口与CPU 相连？接口有哪些功能？（6 分）六、问答题（共15 分）1设 CPU 中各部件及其相互连接关系如下图所示。图中W 是写控制标志，R 是读控制标志， R1和 R2是暂存器。（8 分）WRMARR2R1ACCMDRPCIR微操作命令形成部件ALU存储器内部总线 BusCPU（1）假设要求在取指周期由ALU 完成 (PC)+1 PC 的操作（即ALU 可以对它的一个源操作数完成加1 的运算）。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。（2）写出指令ADD# （#为立即寻址特征，隐含的操作数在ACC 中）在执行阶段所需的微操作命

10、令及节拍安排。2 DMA接口主要由哪些部件组成？在数据交换过程中它应完成哪些功能？画出DMA 工作过程的流程图（不包括预处理和后处理）七、设计题（ 10 分）设 CPU 共有 16 根地址线， 8 根数据线，并用MREQ作访存控制信号（低电平有效），用WR作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。画出CPU 与存储器的连接图，要求：（1）存储芯片地址空间分配为：最大4K 地址空间为系统程序区，相邻的4K 地址空间为系统程序工作区，最小16K 地址空间为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。精选学习资料 - -

11、- - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 9 页5 / 9 74138译码器DnD0RAM: 1K4位 2K8位 8K8位 16K1位 4K4位ROM: 2K8位 8K8位 32K8位G12BGCBA7Y6Y0Y2AGAkA0DnD0WECSRAMAmA0CSROMPD/Progr2AG2BG7Y0YG1，为控制端C, B, A 为变量控制端为输出端（1）主存地址空间分配：6000H67FFH 为系统程序区；6800H6BFFH 为用户程序区。（2）合理选用上述存储芯片，说明各选几片？（3）详细画出存储芯片的片选逻辑图。答案：一、选择题（共20 分，每

12、题1 分）1C 2C 3B 4B 5A 6B 7C 8C 9C 10A 11D 12B 13B 14D 15 B 16 A 17D 18C 19B 20C 二、填空（共20 分，每空1 分）1AA2127(1-223) B2129 C2128(-21-223) D -2127 2A 顺序B程序计数器C跳跃 D 指令本身3A90ns B280ns 4AA增加B加 1 5A地址B数据C模 m D m 6A保护现场 B开中断 C设备服务D恢复现场三、名词解释 (共 10 分，每题2 分) 1微操作命令和微操作答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。精选学习资料

13、 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 9 页6 / 9 2快速缓冲存储器答：快速缓冲存储器是为了提高访存速度，在CPU 和主存之间增设的高速存储器，它对用户是透明的。只要将CPU 最近期需用的信息从主存调入缓存，这样CPU 每次只须访问快速缓存就可达到访问主存的目的，从而提高了访存速度。3基址寻址答：基址寻址有效地址等于形式地址加上基址寄存器的内容。4流水线中的多发技术答：为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果，这就是流水线中的多发技术。5指令字长答：指令字长是指机器指令中二进制代码的总位数。四、

14、（共 5 分）计算题 答： A+B补1.1011110，A+B（ - 17/64）A- B补 1.1000110， A- B（ 35/64）五、简答题（共20 分）1（ 4 分）答：同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。2（ 6 分，每写出一种给1 分，最多6 分）答：外

15、围设备要通过接口与CPU 相连的原因主要有：（ 1）一台机器通常配有多台外设，它们各自有其设备号（地址），通过接口可实现对设备的选择。（ 2）I/O 设备种类繁多，速度不一，与CPU 速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。（ 3）I/O 设备可能串行传送数据，而CPU 一般并行传送，通过接口可实现数据串并格式转换。（ 4）I/O 设备的入 / 出电平可能与CPU 的入 / 出电平不同，通过接口可实现电平转换。（ 5）CPU 启动 I/O 设备工作，要向外设发各种控制信号，通过接口可传送控制命令。（ 6）I/O 设备需将其工作状况（“忙”、“就绪”、“错误”、“中断请求”等）及

16、时报告 CPU，通过接口可监视设备的工作状态，并保存状态信息，供CPU 查询。可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换）。4（ 5 分）答：（1）根据 IR 和 MDR 均为 16 位，且采用单字长指令，得出指令字长16 位。根据105种操作，取操作码7 位。因允许直接寻址和间接寻址，且有变址寄存器和基址寄存器，因此取 2 位寻址特征，能反映四种寻址方式。最后得指令格式为：7 2 7 OP M AD 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 9 页7

17、/ 9 其中 OP 操作码，可完成105 种操作；M 寻址特征，可反映四种寻址方式；AD 形式地址。这种格式指令可直接寻址27 = 128，一次间址的寻址范围是216 = 65536。（2）双字长指令格式如下：7 2 7 OP M AD1AD2其中 OP、M 的含义同上；AD1AD2为 23 位形式地址。这种格式指令可直接寻址的范围为223= 8M 。（3）容量为8MB 的存储器， MDR 为 16 位，即对应4M 16 位的存储器。可采用双字长指令，直接访问4M 存储空间，此时MAR 取 22 位；也可采用单字长指令，但RX和 RB取 22 位，用变址或基址寻址访问4M 存储空间。六、 （共

18、 15 分）问答题1（ 8 分）答：（1）由于 (PC)+1PC 需由 ALU 完成，因此PC 的值可作为ALU 的一个源操作数，靠控制 ALU 做 1 运算得到 (PC)+1，结果送至与ALU 输出端相连的R2，然后再送至PC。此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下：T0PC MAR ，1RT1M(MAR) MDR，(PC)+1 R2T2MDR IR，OP(IR) 微操作命令形成部件T3 R2 PC（2）立即寻址的加法指令执行周期的微操作命令及节拍安排如下：T0Ad(IR) R1；立即数 R1T1 (R1)+(ACC) R2；ACC 通过总线送ALU T2 R

19、2 ACC ；结果 ACC 2（ 7 分）答： DMA接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和DMA 控制逻辑等组成。在数据交换过程中，DMA 接口的功能有：（ 1）向 CPU 提出总线请求信号；（2）当CPU 发出总线响应信号后，接管对总线的控制；（ 3）向存储器发地址信号（并能自动修改地址指针）；（4）向存储器发读/写等控制信号，进行数据传送；（5）修改字计数器，并根据传送字数，判断DMA传送是否结束；（ 6）发 DMA 结束信号，向CPU 申请程序中断，报告一组数据传送完毕。DMA 工作过程流程如图所示。精选学习资料 - - - - - - - -

20、- 名师归纳总结 - - - - - - -第 7 页，共 9 页8 / 9 发送主存地址传送一个字测试传送是否结束？DMA 结束是否修改地址指针和字计数器DMA 请求DMA 响应七、设计题（共10 分）答：（1）主存地址空间分配。（2分）A15 A11 A7 A00000000000001111111111111110111100000000000111111111111111111111最大 4K 2K 8 位 ROM2 片00000000000001111111111111110111相邻 4K 4K 4 位 RAM2 片111111111111110000000000000001001

21、1111111111110000000000000000000最小16K 8K8 位 RAM2 片（ 2）根据主存地址空间分配最大 4K 地址空间为系统程序区，选用2 片 2K 8 位 ROM 芯片；（ 1 分）相邻的 4K 地址空间为系统程序工作区，选用2 片 4K4 位 RAM 芯片；（ 1 分）最小 16K 地址空间为用户程序区，选用2片 8K8 位 RAM 芯片。（ 1 分）（3）存储芯片的片选逻辑图（5 分）精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 8 页，共 9 页9 / 9 RAMG12BGCBA2AGRAMRAM8K8位8K8位4K4位RAM4K4位0Y1Y+5VROM2K8位ROM2K8位&7Y&1A0A13D0WRD7A15A14MREQA12CPUD3D4A11A10&D3G1G2AG2BCBAY5Y4A14A15A12A11D7D4D0WRMREQA13A10A9A02K 8 位ROMD7D01K 4位RAMD7D41K 4 位RAMD3D0A10A0A9A0A9A0&精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 9 页，共 9 页