2022年2022年计算机组成原理试题库. .pdf

《2022年2022年计算机组成原理试题库. .pdf》由会员分享，可在线阅读，更多相关《2022年2022年计算机组成原理试题库. .pdf（20页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1 计算机组成原理一、选择题1若十进制数据为 137.625 ，则其二进制数为（B ）。A10001001.11 B10001001.101 C 10001011.101 D1011111.101 2如果 X 补=11110011，则-X 补是（ D）。A11110011 B01110011 C 00001100 D00001101 5原码乘法是（ A）。A先取操作数绝对值相乘，符号位单独处理B用原码表示操作数，然后直接相乘C 被乘数用原码表示，乘数取绝对值，然后相乘D 乘数用原码表示，被乘数取绝对值，然后相乘6动态半导体存储器的特点是（ C）A在工作中存储器内容会产生变化B每次读出后，需要根

2、据原存内容重新写入一遍C 每隔一定时间，需要根据原存内容重新写入一遍D 在工作中需要动态地改变访存地址7主存储器和 CPU 之间增加高速缓冲存储器的目的是（A ）。A解决 CPU 和主存之间的速度匹配问题B扩大主存储器的容量C 扩大 CPU 中通用寄存器的数量D 既扩大主存容量又扩大CPU 通用寄存器数量8指令系统中采用不同寻址方式的目的主要是（B ）。A实现存储程序和程序控制B缩短指令长度，扩大寻址空间，提高编程灵活性C 可以直接访问外存D 提供扩展操作码的可能并降低译码难度9单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常名师资料总结 - - -精品资料欢迎下载

3、 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 20 页 - - - - - - - - - 2 采用（C ）。A堆栈寻址 B立即寻址 C隐含寻址 D间接寻址10从控制存储器中读取一条微指令并执行相应操作的时间叫（ B ） 。ACPU 周期B微周期C时钟周期D机器周期11微程序控制器比组合逻辑控制器速度要慢，主要是由于增加了从（ B ）读取微指令的时间。A主存储器B控制存储器C高速缓存D指令寄存器12串行接口是指（ C） 。A主机和接口之间、接口和外设之间都采用串行传送B主机和接口之间串行传送，接口和外设之间并

4、行传送C主机和接口之间并行传送，接口和外设之间串行传送D系统总线采用串行总线13“ 总线忙 ” 信号由（ A ）建立。A获得总线控制权的设备B发出 “ 总线请求 ” 的设备C总线控制器DCPU14在调频制记录方式中，是利用（D）来写 0 或 1。A电平高低的变化B电流幅值的变化C电流相位的变化D电流频率的变化15磁盘存储器的等待时间是指（B） 。A磁盘旋转一周所需的时间B磁盘旋转半周所需的时间C磁盘旋转 2/3 周所需的时间D磁盘旋转 1/3 周所需的时间16. CPU 包括（C）两部分。A、ALU 和累加器B、ALU 和控制器C、运算器和控制器D、ALU 和主存储器17. 计算机运算速度的单

5、位是（B） 。A、MTBF B、MIPS C、MHZ D、MB 18. 若十六进数微 AC.B，则其十进制数为（C） 。A、254.54 B、2763 C、172.6875 D、172.625 19. 若十进制数据为 137.5则其八进制数为（B） 。A、89.8 B、211.4 C、211.5 D、1011111.101 20. 若 x 补=0.1101010，则 x 原=（D） 。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 20 页 - - - - - - - -

6、 - 3 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 21. 若脂用双符号位，则发生正溢的特征是：双符号位为（B） 。A、00 B、01 C、10 D、11 22. 补码加法运算是指（A） 。A、操作数用补码表示，连同符号位一起相加B、操作数用补码表示，根据符号位决定实际操作C、将操作数转化为原码后再相加D、取操作数绝对直接相知，符号位单独处理23. 原码乘法是（A） 。A、先取操作数绝对值相乘，符号位单独处理B、用原码表示操作数，然后直接相乘C、被乘数用原码表示，乘数取绝对值，然后相乘D、乘数用原码表示，被乘数取绝对值，然后相乘24. 原码

7、加减交替除法又称为不恢复余数法，因此（C） 。A、不存在恢复余数的操作B、当某一步运算不够减时，做恢复余数的操作C、仅当最后一步余数为负时，做恢复余数的操作D、当某一步余数为负时，做恢复余数的操作25. 浮点加减中的对阶的方法是（A） 。A、将较小的一个阶码调整到与较大的一个阶码相同B、将较大的一个阶码调整到与较小的一个阶码相同C、将被加数的阶码调整到与加数的阶码相同D、将加数的阶码调整到与被加数的阶码相同26. 在下列几种存储器中， CPU 可直接访问的是（A） 。A、主存储器B、磁盘C、磁带D、光盘27. 若存储周期 100ns，每次读出一个字节，则该存储器的数据传输率为（D） 。A、32

8、 106 位/秒B、8 106 位/秒C、80Mb/秒D、80 106 位/秒28. 静态半导体存储器 SRAM 指（C） 。A、在工作过程中，存储内容保持不变名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 20 页 - - - - - - - - - 4 B、在断电后信息仍能维持不变C、不需动态刷新D、芯片内部有自动刷新逻辑29. 半导体静态存储器 SRAM 的存储原理是（A） 。A、依靠双稳态电路B、依靠定时刷新C、依靠读后再生D、信息不再变化30. 高速缓冲存储器

9、Cache一般采取（A） 。A、随机存取方式B、顺序存取方式C、半顺序存取方式D、只读不写方式31. 虚地址是（B） 。A、不存在的地址B、用户编程可使用的地址C、主存地址D、磁盘地址32. 堆栈指针 SP的内容是（B） 。A、栈顶单元内容B、栈顶单元地址C、栈底单元内容D、栈底单元地址33. 为了缩短指令中某个地址段的位数，有效的方法是采取（D） 。A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址34. 如果按变址方式读取操作数，则有效地址是指（B） 。A、指令中直接给出的地址B、变址计算获得的地址C、变址寄存器中存放的地址D、基址寄存器中存放的地址35. 在向上生长的堆栈中， 如果出栈指

10、令 POPx的操作定义为： M（x）M （SP） ；SP （SP）-1 则入栈指令 PUSH X 应定义为（C） 。A、M（SP）M（x） ；SP （SP）1 B、M（SP）M（x） ；SP （SP）1 C、SP （SP）1；M（SP）M（x）D、SP （SP）1；M（SP）M （x）36. 在微程序控制的计算机中，若要修改指令系统，只要（D） 。A、改变时序控制方式B、改变微指令格式C、增加微命令个数D、改变控制存储器的内容37. 在不同速度的设备之间传送数据， （C） 。A、必须采用同步控制方式B、必须采用异步控制方式名师资料总结 - - -精品资料欢迎下载 - - - - - - - -

11、 - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 20 页 - - - - - - - - - 5 C、可以选用同步方式，也可选用异步方式D、必须采用应答方式38. 挂接在总线上的多个部件（B） 。A、只能分时向总线发送数据，并只能分时从总线接收数据B、只能分时向总线发送数据，但可同时从总线接收数据C、可同时向总线发送数据，并同时从总线接收数据D、可同时向总线发送数据，但只能分时从总线接收数据39. 总线的数据通路宽度是指（A） 。A、能一次并行传送的数据位数B、可依次串行传送的数据位数C、单位时间内可传送的数据位数D、可一次传送的数据的最大值

12、40. 串行接口是指（C） 。A、接口与系统总线之间串行传送，接口与I/O 设备之间串行传送B、接口与系统总线之间串行传送，接口与I/O 设备之间并行传送C、接口与系统总线之间并行传送，接口与I/O 设备之间串行传送D、接口与系统总线之间并行传送，接口与I/O 设备之间并行传送二、名词解释41. 基数 -在浮 点数 据编码 中，对阶码所 代表的 指数值 的数据，在计算机中是 一个常数 ，不用 代码表 示。42. Cache-位 于 CPU与 主存之 间的高 速缓 存，用 来存放 当前频 繁访问 的内容 。43. 段页 式 管 理 -一种 虚 拟 存 储 器 的 管 理 方 式 ， 将 存储 空

13、 间 按逻 辑 模 块 分 成 段 ， 每段 又分成 若干个 页。44. 随 机 存 取 方 式 -可 按 随 机 地 址 直 接 访 问 任 一 存 储 单 元 ， 存 取 时 间 与 单 元 位 置 无关 。45. DRAM-动态随 机存取 存储 器 ，即需 要采取 动态刷 新的RAM 。46. 虚拟 存 储 器 -依靠 操 作 系 统 和 磁 盘 的 支 持 ， 用 户编 程 时 可以 使 用 一 个 比 真 实 内存 大得多 的存储 器，该 存储器 称为虚 拟存储 器。47. 逻辑 地址 -程 序员编 程时使 用的， 与内存 物理地 址无固 定对应 关系的 地址。48. 堆栈 -按先

14、进后 出（也 就是后 进先出 ）顺序 存取的 存储的 存储组 织（区 ）。49. 立即 寻址方 式 -操作数 直接在 指令中 给出（或：紧跟 指令 给出 ），在读出指令时名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 20 页 - - - - - - - - - 6 可 立即获 得操作 数。50. 直接 寻址 -由指令直 接给出 操作数 的存储 地址。60. 寄 存 器 间 址 -由 指 令 给 出 寄 存 器 号 ， 指 定 寄 存 器 中 存 放 者 操 作 数据 的

15、 存 储 地址 。61. RISC-精简指令系统计算机，只采用使用频度高、简单、执行速度快的指令 类型。62运算器 -计算机中完成运算功能的部件，由ALU和寄存器构成。63海明距离 -在信息编码中，两个合法代码对应位上编码不同的位数。64微程序 -存储在控制存储中的完成指令功能的程序，由微指令组成。65 消息传输方式 -总线的信息传输方式之一， 将总线需要传送的数据信息、 地址信息、和控制信息等组合成一个固定的数据结构以猝发方式进行传输。66多级中断 -CPU在执行中断服务程序的过程中可以响应级别更高的中断请求。67. 时 钟 周 期 -由 主 频脉 冲定 义得 一 个 定 长 的基 本 时

16、间 段， 通常 一个 时 钟 周期完成一步操作。68. 微 程 序 控 制 器 -将 执 行 指令 所 需 要的 微 命 令 以 代 码 形 式 编成 微 指 令序 列（微程序），存入一个控制存储器，需要时从该存储器中读取。按这种方式工作的控制器称为微程序控制器。69. 硬 连 接 控制 器-由组 合逻 辑 构 成 的 控制 器， 也 称 组 合电 路控 制器 。组 合逻辑电路是由“与”门、 “或”门以及“非” 门等电路构成的不具有记忆能力的数字 电路，70. 主设备 -申请并获得总线控制权的设备，在收发双方中主动的一方。71. 同 步 通 信方 式-在 采 用 这种 方式 的总 线 传 输

17、中， 各 设 备 从 一个 公共 的（ 统一的）时序信号中获得定时信息（或：由统一的时序信号进行同步定时。）或指出：其明显特征是由一定频率的时钟信号定义了等间隔的时钟周期。72. 总线 -一组可由多个部件分时共享的信息传输线。73. 程序查询I/O 方式 -启动 I/O 设备后， CPU程序 查询，若未准备好则等待，名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 20 页 - - - - - - - - - 7 若条件已具备则执行I/O 操作。74. DMA 方 式-直接

18、 依靠 硬件 实 现 主 存 与 外 设之 间 的 数 据直 接传 输， 传 输 过程本身不需CPU程序干预。75、微程序控制 -采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序， 每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。76、存储器带宽 - 每秒从存储器进出信息的最大数量，单位可以用字/秒或字节 /秒或位/秒来表示。77、RISC- RISC 是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。78、中断隐指令及功能 - 中断隐指令是在机器指令系统中没有的指令，它是 CPU 在中断周期内由硬件自动完

19、成的一条指令，其功能包括保护程序断点、 寻找中断服务程序的入口地址、关中断等功能。三、填空题79软件系统包括：系统软件 和应用软件。80从一条指令的启动到下一条指令的启动的间隔时间称为指令周期81按照传输数据格式不同划分，总线数据通信方式可分为 串行总线和 并行总线两类。82对 I/O 数据传送的控制方式，可分为：程序直接控制方式、程序中断方式、DMA 方式、通道控制方式。83光盘的结构包括：光盘基片、存储介质和密封层。84. 系统软件主要包括：操作系统和语言处理程序及诊断程序等。85. 任 何 进 位 计 数 制 都 包 含 基 数 和 位 权 两 个 基 本 要 素 。 十 六 进 制 的

20、 基 数 为 16，其 中第 i 位的权为16i。86. 8421BCD 码 中 ， 十 进 制 数 字 “5” 的BCD 码 的 前 面 加 上 奇 校 验 位 后 ， 为名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 20 页 - - - - - - - - - 8 10101。87. 设字长8 位（含1 位符号位），真值X=-1011 ，则 X 原 = 10001011。88. 在 浮 点 加法 算中 ，当 尾 数 需要 右移 时 ， 应 进 行舍 入 处 理 。常

21、 用的 舍入 方 法 有0舍1入法和恒置1法这两 种。89. 按 照 存 储 器 的 不 同 工 作 方 式 可 以 将 存 储 器 分 为 随 机 存 取 存 储 器 （ RAM ） 、只读存储器（ ROM ）、顺序存取存储器（SAM ）和直接存取存储器（D。90. 有 静 态RAM 与 动 态RAM 可 供 选 择 ， 在 构 成 大 容 量 主 存 时 ， 一 般 就 选 择动态RAM。91. 与静态MOS型存储器相比，动态MOS型存储器的最大特点是存储信息需要不断 地刷新。92. 主 存 储 器 进 行 两 次 连 续 、 独 立 的 操 作 （ 读 / 写 ） 之 间 所 需 的 时

22、 间 称 作主存读/写周期（ TM。93. 程序访问的局部性原理为 Cache 的引入提供了理论依据。94. 某 机 器 指 令 系 统 中 ， 指 令 的 操 作 码 为8位 ， 则 该 指 令 系 统 最 多 可 以 有256种指 令。95. 如果零地址指令的操作数在内存中，则操作数地址隐式地由堆栈指针（ SP ）来指 明。96. 如 指 令 中 给 出 形 式 地 址 为D， 则 间 接 寻 址 方 式 获 得 操 作 数 的 有 效 地 址 为以D 为地址的存储单元。97. 如 果 说 变 址 寻 址 方 式 主 要 是 面 向 用 户 的 ， 那 么 基 址 寻 址 一 般 是 面

23、向系统的。98. 在 CPU的状态寄存器中，常设置以下状态位：零标志位（Z），负标志位（N），溢出标志位（ V ）和进位或借位标志位（。99. 在 组 合 逻辑 控制 器中 ， 当 一条 指令 取 出 后 ， 组合 逻 辑 网 络的 输出 分两 部 分 ，其 主 要 部 分 是 产 生 执 行 该 指 令 所 需 的控制信号， 另 一 部 分 送 到时序计数器，以便在执行步骤较短的情况下，控制下缩短指令的执行时间。100. 在 微 程 序 控 制 中 ， 一 个 节 拍 中 所 需 要 的 一 组 微 命 令 ， 被 编 成 一 条微指令。名师资料总结 - - -精品资料欢迎下载 - - -

24、- - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 20 页 - - - - - - - - - 9 101. 系统总线是用来连接系统内部各大部件的总线。102. 输入输出的目的是实现CPU和外设之间的信息传送。103. 目前 微机 系统上 使用的 鼠标 器有两种类型， 一种 是机械式的，另 一种是光电式的。104. 在现有的外存储器中，启示密度最高的是光盘存储器。105. 可以根据中断源在系统中的位置，将中断源分为内部中断和外部中断两类。一般运算器除法错是内中断；键盘输入请求中断是外中断。106. 在不 改变 中断响 应次序

25、的条 件下，通过改写中断屏蔽字可 以改 变中断处 理次序 。107. 在程序中断控制方式中，虽有中断请求，但为了保证禁止某些中断以提供某一 特 定 的 服 务 ， 这 可 以 由CPU 中 的中断允许触 发 器 和 为 中 断 源 设 置 的中断屏蔽触发器控制实现。108. 通道程序在内存中的首地址由通道地址字给出 。109、某浮点数基值为2，阶符 1 位，阶码 3 位，数符 1 位，尾数 7 位，阶码和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数 127，非0 最小正数 1/512，最大负数-1/512-1/32768 ，最小负数 -128。110、变址寻址和基址

26、寻址的区别是：在基址寻址中，基址寄存器提供 基地址， 指令提供 偏移量； 而在变址寻址中，变址寄存器提供 偏移量，指令提供 基地址。111、影响流水线性能的因素主要反映在 访存冲突和 相关问题两个方面。112、设机器数字长为16 位（含 1 位符号位）。若 1 次移位需 10ns，一次加法需 10ns，则补码除法需300ns 时间，补码 BOOTH 算法最多需要 310ns时间。113、CPU 从主存取出一条指令并执行该指令的时间叫 指令周期，它通常包含若干个 机器周期， 而后者又包含若干个 时钟周期。 机器周期组成多级时序系统。四、简答题名师资料总结 - - -精品资料欢迎下载 - - -

27、- - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 9 页，共 20 页 - - - - - - - - - 10 114简述主存与 CACHE 之间的映象方式。【答案】主存与 CACHE 之间的映象方式有直接映象、全相联印象、组相联印象三种。直接映象是指主存储器中的每个块只能够映象到CACHE 中唯一一个指定块的地址映象方式。全相联映象是指每个主存块都能够映象到任一CACHE 块的地址映象方式。 组相联印象是直接映象和全相联映象两种方式的结合，它将存储空间分成若干组，在组间采用直接映象方式，而在组内采用全相联印象方式。115简述存储器间接

28、寻址方式的含义，说明其寻址过程。【答案】含义：操作数的地址在主存储器中，其存储器地址在指令中给出。寻址过程：从指令中取出存储器地址， 根据这个地址从存储器中读出操作数的地址，再根据这个操作数的地址访问主存，读出操作数。116微程序控制器主要由哪几部分构成?它是如何产生控制信号的 ? 【答案】微程序控制器主要由控制存储器、微指令寄存器IR、微地址寄存器 AR 、地址转移逻辑等构成。操作控制信号的产生： 事先把操作控制信号以代码形式构成微指令，然后存放到控制存储器中，取出微指令时，其代码直接或译码产生操作控制信号。117简述提高总线速度的措施。【答案】从物理层次： 1 增加总线宽度； 2 增加传输

29、的数据长度； 3 缩短总线长度； 4 降低信号电平； 5 采用差分信号； 6 采用多条总线。从逻辑层次：1 简化总线传输协议； 2 采用总线复用技术； 3 采用消息传输协议。118简述中断方式的接口控制器功能。【答案】中断方式的接口控制器功能：能向CPU 发出中断请求信号；能发出识别代码提供引导 CPU 在响应中断请求后转入相应服务程序的地址；CPU要能够对中断请求进行允许或禁止的控制；能使中断请求参加优先级排队。119CPU 与 DMA 访问内存冲突的裁决的方法有哪些？【答案】 CPU 等待 DMA 的操作； DMA 乘存储器空闲时访问存储器；CPU 与 DMA 交替访问存储器。名师资料总结

30、 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 10 页，共 20 页 - - - - - - - - - 11 120. 8位无符号整数和8 位定点原码整数的表示范围分别是多少？参考要点： 8位无符号整数的范围：0 255。 8 位定点原码整数的范围：-127 127。121. 在浮点数中，阶码的正负和尾数的正负各代表什么含意？对实际数值的正负与大小有何影响？参 考要点 ： 阶码为正，表示将尾数扩大。 阶码为负，表示将尾数缩小。 尾数的正负代表浮点数的正负。122. SRAM依靠 什 么 存

31、储 信 息 ？ DRAM依靠 什 么 存 储 信 息 ？ 何 为 存 “0” ？ 何为 存“1” ？参 考要点 ： SRAM 依靠双稳态电路（内部交叉反馈）存储信息，其中一种稳态为0，另一种稳态则为1。 DRAM 依靠电容暂存电荷存储信息，充电至高电平为 1，放电至低电平为0。123、静态存储器依靠什么存储信息？动态存储器又依靠什么原理存储信息？试比较它们的优缺点参 考要点 ： 静态存储器以双稳态触发器为存储信息的物理单元，依靠内部交叉反馈保存信息。速度较快，不需动态刷新，但集成度稍低，功耗大。 动态存储器依靠电容上暂存电荷来存储信息，电容上有电荷为1，无电荷为 0。集成度高，功耗小，速度悄慢

32、，需定时刷新。124. 存储器芯片中采用地址复用技术有什么优点？参考要点：要增加一存储器芯片的容量时，其所需的地址线也要随之增加，如果采用 地址 复用技术，将把地址分批送入芯片。这样可以保证不增加芯片的地址引脚，从而保证芯片的外部封装不变。125. 在“Cache 主存辅存”三级存储体系中，“Cache 主存”结构与 “主存辅 存”结构的引入各为了解决什么问题？参 考要点 ： “Cache 主存”结构的引入是为了解决主存与CPU速度不匹配的问题 。 “主存辅存”结构的引入是为了解决主存储器容量不足的问题。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - -

33、- - - - - - 名师精心整理 - - - - - - - 第 11 页，共 20 页 - - - - - - - - - 12 126. 在 CPU中，哪些寄存器属于控制用的指令部件？它们各起什么作用？参 考要点 ： 程序计数器PC ，提供取指地址，从而控制程序执行顺序。 指令寄存器IR ， 存放现行指令，作为产生各种微操作命令的基本逻辑依据。 状态寄存器SR，记录程序运行结果的某些特征标志，或用来设置程序运行方式与优先级。参与形成某些微操作命令。127. 微程序控制器如何产生微指令？微指令、微程序与机器指令之间的对应关系如何 ？参 考要点 ： 微程序控制器是从控制存储器中读取微指令，

34、从而产生微指令。 一条微指令包含的微指令控制实现一步（一个时钟周期）操作，若干条微指令组成的一段微程序解释执行一条机器指令，整个微程序实现指令系统功能。128. 总线接口的分类方法有哪几类？请分别按这几种方法说明接口的分类。参 考要点 ： 按数据传送的格式分为：串行接口、并行接口。 按时序控制方式分为：中断接口、DMA接口、程序查询方式接口。129. 何谓存储总线？何谓I/O 总线？各有何特点？参 考要点 ： 存储总线是连接CPU和主存储器之间的专用总线，速度高。 I/O总线是连接主机（CPU 、M ）与 I/O 设备之间的总线，可扩展性好。130. 何谓同步传送方式？何谓异步传送方式？参 考

35、要点 ： 同步方式：数据传送由一个统一的时序信号同步定时（或：从同一个公共的时钟信号中获得定时信号）。有固定的时钟周期、总线周期划分。 异步方式：数据传送用应答方式实现，没有时钟周期划分；总线周期根据实际需要而定，需长则长、能短则短。131. 计算机系统中异步控制方式的三个主要特点是什么？参考要点：系统中没有统一的时钟，各部件有自己的时钟信号，各个微操作的进行是采用应答方式工作。132. 在字符显示器中，何时访问一次字符发生器？其地址码如何形成？参考要点： 每当点（列）计数器一个计数循环后，就访问一次缓冲存储器，紧跟着访问一次字符发生器。 由缓冲存储器读出的字符代码作为高位地址，线（行）计数器

36、的计数值作为低位地址。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 12 页，共 20 页 - - - - - - - - - 13 133. 请说明常见的中断处理程序入口产生方法。参 考要点 ：现在普遍采用向量中断方式：将各中断处理程序入口地址组织在中断向量表中，存在主存中的一段特定区域；获得批准的中断源向CPU送入一个编码（如中断类型码），CPU将它变换为一个向量地址；据此访问中断向量表，从中读取处理程序入口地址。134. 以 DMA方式实现传送，大致可分为哪几个阶段？参 考要

37、点 ： DMA 传送前的预置阶段（DMA初始化） 数据传送阶段（DMA传 送） 传送后的结束处理135. 请比较说明中断方式与DMA方式的异同（产生方式、处理方式、应用场合等方 面）。参 考要点 ： 相同点：二者都由随机请求引起。 不同点：中断方式通过执行处理程序进行处理，DMA方式直接依靠硬件实现数据直传。中断方式可处理复杂事件、控制中低速I/O 操作， DMA方式适于简单的、高速的数据批量传送。五、计算题136. 将二进 制数 101101.101转 换为十 进制数 、八进制数和 十六进 制数。【答案】（ 1） 先将101101.101B展 开成多 项 式101101.101B 125+1

38、23+122+120+12 1+12 3 45.625 （ 2） 101101.101B 55.5O （ 3） 101101.101B 2D.AH 137. 已知 x原 10110101 ，求 真值x 及其x 的补 码和反 码。【答案】（ 1） 真值 -0110101 （ 2） X 补 11001011 （ 3） X 反 11001010 138. 某计 算机字 长为8 位， X=-0.01011， 要求 用补码 算术移位方法 求得下 列机器 数：（ 1） 0.5x补（ 2） 2x补（ 3） 0.25x补【答案】X 补 1.1010100 X 补算 术右移1 位 得： 1/2补 1.11010

39、10 X 补算 术左移1 位 得： 2X 补 1.0101000 1/2X补 算术右移 1 位 得： 1/4X补 1.1110101 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 13 页，共 20 页 - - - - - - - - - 14 139. 已知x10101110 ，y10010111 ，求 ：（ 1） x y（ 2） x y【答案】（ 1） x y 101011101001011110111111 （ 2） x y 101011101001011110000110

40、140. 用原 码加减 交替除 法求x/y=? ， x=5 ， y=2 。写出 分步计 算过程 及答案 （商、 余数）。【答案】x=5 ，则 |x|=00000101（扩 展为8 位）y=2 ，则 |y|=0010、 -|y|=1110 结 果：商 (0010)2=(2)10余 0001 141、用原码恢复余数法进行73 运算。要求写出每一步运算过程及运算结果。【答案】 7 的原码 0111，3 的原码 0011，结果符号是 0 0=0 原码恢复余数法求7/3 的分步运算过程。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师

41、精心整理 - - - - - - - 第 14 页，共 20 页 - - - - - - - - - 15 所以，商是 0010，即 2；余数是 0001，即 1。六、设计题142、画出 DMA 方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。DMA 方式接口电路的基本组成框图如下：以数据输入为例，具体操作如下： 从设备读入一个字到DMA 的数据缓冲寄存器BR 中，表示数据缓冲寄存器“满” （如果 I/O 设备是面向字符的，则一次读入一个字节，组装成一个字）； 设备向 DMA 接口发请求（ DREQ） ； DMA 接口向 CPU 申请总线控制权（ HRQ） ； CPU 发回 H

42、LDA 信号，表示允许将总线控制权交给DMA 接口； 将 DMA 主存地址寄存器中的主存地址送地址总线； 通知设备已被授予一个DMA 周期（ DACK ） ，并为交换下一个字做准备； 将 DMA 数据缓冲寄存器的内容送数据总线； 命令存储器作写操作； 修改主存地址和字计数值； 判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 15 页，共 20 页 - - - - - - - - - 16 CPU 申请程序中

43、断，标志数据块传送结束。143单总线 CPU 结构如图所示，其中有运算部件ALU 、寄存器 Y和 Z，通用寄存器 R0 R3、指令寄存器 IR、程序计数器 PC 、主存地址寄存器MAR 和主存数据寄存器MDR 等部件。试拟出转移指令 JMP #A 的读取和执行流程。【分析】拟出任意一条指令读取和执行流程，前三步都完全一样，即读取指令的步骤都一样。PC一MAR 送指令地址PC+1一PC 计算下一条指令的地址DBUS 一MDR ，MDR 一IR 读入指令考试时，无论如何，也要写上这三步。执行流程根据指令的含义来写，JMP #A指令的含义是程序跳转至指令PC中存放的地址值加上指令中给出的偏移量所得的

44、地址，即：IR （地址段）+PC 一 PC ，根据指令的含义和单总线结构的特点就可以写出指令执行流程。【答案】 PC一MAR PC+1一PC DBUS 一MDR ，MDR 一IR PC一Y IR（地址段） +Y 一 Z Z 一PC 145用 64K 16 位/ 片的 SRAM 存储器芯片设计一个总容量为256K 32 位存储器， CPU地址总线为 A19A0(低位) ，双向数据总线 D31 D0(低位) ，读写控制信号为，芯片的片选控制信号为。请写出片选信号逻辑式，绘出该存储器逻辑框图，注明各信号线。【分析】用 64K 16 位片的 RAM 存储芯片构成一个256K 32 位的存储器，所需的芯

45、片数量为： (256K 32)/(64K 16)=8片，每两片作为一组共4 组，每组内采用位扩展法组成一个 64K 32 的模块， 4 个 64K 32 的模块按字扩展法构成256K 32 位的存储器。此存储器的容量为256K，需 18 位地址（ 218=256K ），选用 A17-A0 作为地址线， A18, A19不用，各芯片的容量均为64K，需 16 位地址，用 A15A0向每个芯片提供地址， Al6, A17通过一个 2-4 译码器对 4 个模块进行选择， 每个输出控制一个模块内的两个芯片，各个模块的片选控制信号 CS对应的输入分别为：00, 01、 10, 11，作为所有芯片的读写控

46、制信号， D31-D0为 32 条数据线。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 16 页，共 20 页 - - - - - - - - - 17 【答案】需的芯片数量为：(256K 32)/(64K 16)=8 片，用 A15A0向每个芯片提供地址， Al6, A17用于片选。146 . 画出 一种单 总线 结构的CPU内 部结构 图（寄 存器级 ） 拟出加 法指令 “ADD (R0),R1”的读 取与执 行流程 。该指 令的目 的寻址 方式为 寄存 器简址 方式， 而源操

47、 作数在R1 中。147. 用 2K4/ 片的存储 芯片构 成一个8KB 的 存储器 ，地址 线 A15A0（ 低）， 双向数 据线 D7D0， CE片 选信号 ， WE控 制信号 。画出 芯片级 逻辑图 ，注明各种信 号线， 写出片 选信 号逻辑 式。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 17 页，共 20 页 - - - - - - - - - 18 149、设 CPU 共有 16 根地址线， 8 根数据线，并用 MREQ作访存控制信号，用WR/作读写控制信号，现有下列

48、存储芯片：RAM ：1K8 位、2K4 位、4K8 位ROM：2K8 位、4K8 位以及 74138译码器和各种门电路（自定） ，画出 CPU 与存储器连接图。要求：（1）最大 4K 地址空间为系统程序区，与其相邻2K 地址空间为用户程序区。（2）合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址范围。（3）详细画出存储芯片的片选逻辑。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 18 页，共 20 页 - - - - - - - - - 19 OE允许输出WE允许写ROM

49、AiA0CSDnD0PD/ProgrRAMAiA0CSDnD0OEWEG1G2AG2BCBAY7Y6Y074138答：地址空间描述如下：ROM 对应的空间：1111 1111 1111 1111 1111 0000 0000 0000 RAM 对应的空间：1110 1111 1111 1111 1110 1000 0000 0000 选择 ROM 芯片为 2K8 位的两片， RAM 芯片为 2K4 位的两片ROM 芯片 1：1111 1111 1111 1111 1111 1000 0000 0000 ROM 芯片 2：1111 0111 1111 1111 1111 0000 0000 00

50、00 RAM 芯片 1、2： （位扩展）1110 1111 1111 1111 1110 1000 0000 0000 CPU 与存储器连接图见下页：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 19 页，共 20 页 - - - - - - - - - 20 2K8ROMA14A13A12A11A10A0D7D0R/W2K8ROM2K4RAM2K4RAMG1G2aG2bCBAMREQY7Y6Y5CSCSOEOEWEWECSCSD4D3A15&名师资料总结 - - -精品资料欢迎下