2022年2022年静态MOS存储器工作原理 .pdf

《2022年2022年静态MOS存储器工作原理 .pdf》由会员分享，可在线阅读，更多相关《2022年2022年静态MOS存储器工作原理 .pdf（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、静态存储器基本存储元（1）六管静态存储元A、电路图：由两个反相器交叉耦合而成的双稳态触发器。B、存储元的工作原理：假设：0管导通，1管截止：存 0；0管截至，1管导通：存 1；说明： MOS 管有三极，如果栅极为高电平，则源极和漏极导通。如果栅极为低电平，则源极和漏极截至。写操作。 在字线上加一个正电压的字脉冲，使2、3管导通。若要写“”，无论该位存储元电路原存何种状态，只需使写“”的位线0电压降为地电位 （加负电压的位脉冲） ，经导通的2管，迫使节点的电位等于地电位，就能使1管截止而0管导通。写入，只需使写的位线1降为地电位，经导通的3管传给节点，迫使0管截止而1管导通。写入过程是字线上的字

2、脉冲和位线上的位脉冲相重合的操作过程。读操作。 只需字线上加高电位的字脉冲，使2、3管导通，把节点、分别连到位线。若该位存储电路原存“”，节点是低电位，经一外加负载而接在位线0上的外加电名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 6 页 - - - - - - - - - 源，就会产生一个流入0线的小电流（流向节点经导通管入地）。“”位线上0就从平时的高电位下降一个很小的电压，经差动放大器检测出“”信号。若该位原存“”，就会在“”位线1中流入电流，在1位线上产生电压降

3、， 经差动放大器检测出读 “”信号。读出过程中，位线变成了读出线。读取信息不影响触发器原来状态，故读出是非破坏性的读出。若字线不加正脉冲，说明此存储元没有选中，2，3管截止，、结点与位读出线隔离，存储元存储并保存原存信息。（2）管静态存储元A、目的：地址的双重译码选择，字线分为选择线与选择线B、实现：需要在管存储元的、节点与位线上再加一对地址选择控制管7、8，形成了管B A T2 T5 T4 T0 T1 T3 BS0 V BS1 读/写”0”读/写”1”位/读出线位/读出线字线6 管 MOS 存储电路名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - -

4、- - - - - 名师精心整理 - - - - - - - 第 2 页，共 6 页 - - - - - - - - - 存储元。（3）6 管双向选择存储元管存储元改进：在纵向一列上的管存储元共用一对选择控制管6、7，这样存储体管子增加不多，但仍是双向地址译码选择， 因为对选择线选中的一列只是一对控制管接通，只有选择线也被选中，该位才被重合选中。T5 T7 T3 T2 T0 T1 T8 T6 BS0 V BS1 读/写”0”读/写”1”位/读出线位/读出线Y 选择线X 选择线8 管 MOS 存储电路读/写”0”B A T2 T5 T4 T0 T1 I/O I/O T7 T6 T3 BS0 V

5、BS1 读/写”1”位/读出线位/读出线Y 选择线X 选择线6 管双向选择MOS 存储电路名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 6 页 - - - - - - - - - 结构与地址译码字结构或单译码方式（1） 结构：(A) 存储容量 =行 b 列；(B)阵列的每一行对应一个字，有一根公用的字选择线；(C)每一列对应字线中的一位，有两根公用的位线0与1。(D)存储器的地址不分组，只用一组地址译码器。（2）示意图：的字结构单译码方式的存储器。（3）字结构是 2 度

6、存储器：只需使用具有两个功能端的基本存储电路：字线和位线（4）优点：结构简单，速度快：适用于小容量M 缺点：外围电路多、成本昂贵，结构不合理结构。地址写选通b7 读出写入读选通A3 A2 A1 A0 字线W15 W1 W0 BS1 BS0 字结构或单译码方式的RAM 6 1 FFFFFFFFFFFFFFFFFF读读读：b1 读出写入b0 读出写入名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 6 页 - - - - - - - - - 位结构或双译码方式（1） 结构：(A

7、) 容量：（字） b（位）的，把每个字的同一位组织在一个存储片上， 每片是； 再把 b 片并列连接，组成一个 b 的存储体，就构成一个位结构的存储器。(B)在每一个存储片中， 字数被当作基本存储电路的个数。若把 n 个基本存储电路排列成x 行与 y 列的存储阵列，把送来的n 位选择地址按行和列两个方向划分成 nx 和 ny 两组，经行和列方向译码器，分别选择驱动行线与列线。(C)采用双译码结构，可以减少选择线的数目。（2） 示意图：（3） 三度存储器：三个功能端（4） 优：驱动电路节省，结构合理，适用于大容量存储器。Y1 Y64 X64 X1 A5 A4 A3 A2 A1 A0 位结构、双译码

8、方式的RAM 址66Y 地址译码A6 A7 A8 A9 A10 A11 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 6 页 - - - - - - - - - 字段结构（1） 结构：(A) 存储容量（字）b（位）， b：分段p（=） *b (B)字线分为两维结构：（C）位线有 b 对（D）双地址译码器（2）示意图：（3）三度结构（4）优：对字结构存储器的改进与提高，结构合理，适用于大容量存储器。Sb 对位/读出线An-1 An1 An1-1 A1 A0 字段结构RAM 段译码器，从 2 n 2 = S段中取 1 （共 n 2位译码器1列 I / O 电路存储阵列WpSb b位b 位段 1 段 2 段S b 根读/ 写名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 6 页 - - - - - - - - -