电子技术第九章.ppt

《电子技术第九章.ppt》由会员分享，可在线阅读，更多相关《电子技术第九章.ppt（55页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、9触发器和时序逻辑电路,9.3寄存器,9.4计数器,9.1双稳态触发器,9.2时序逻辑电路分析,9.1双稳态触发器,3主从JK触发器,4维持阻塞D触发器,5触发器逻辑功能转换,1基本RS触发器,2同步RS触发器,双稳态触发器,特点：1、有两个稳定状态“0”态和“1”态；2、能根据输入信号将触发器置成“0”或“1”态；3、输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。,双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。,1基本RS触发器,两互补输出端,两输入端,Q,.,&,.,反馈线,B,触发器输出与输入的逻辑关系,设触发器原态为“1”态。,(1)SD=

2、1，RD=0,1,0,1,0,设原态为“0”态,1,1,0,触发器保持“0”态不变,复位,0,(1)SD=1，RD=0,设原态为“0”态,1,1,0,0,(2)SD=0，RD=1,设原态为“1”态,0,0,1,触发器保持“1”态不变,置位,1,(2)SD=0，RD=1,设原态为“0”态,0,0,1,1,设原态为“1”态,0,0,1,触发器保持“1”态不变,.,1,1,0,若A先翻转，则触发器为“0”态,“1”态,若先翻转,基本RS触发器真值表,逻辑符号,2同步RS触发器,时钟脉冲,当CP=0时,0,R，S输入状态不起作用。触发器状态不变,当CP=1时,1,打开,(1)S=0,R=0,触发器状态

3、由R，S输入状态决定。,打开,1,1,0,(2)S=0,R=1,CP=1时,1,0,1,(3)S=1,R=0,CP=1时,1,Q=1,Q=0,(4)S=1,R=1,同步RS触发器真值表,逻辑符号,CP高电平时触发器状态由R、S确定,例：画出同步RS触发器的输出波形,同步RS真值表,CP高电平时触发器状态由R、S确定,从,分析JK触发器的逻辑功能,(1)J=1,K=1,设触发器原态为“0”态,(1)J=1,K=1,设触发器原态为“1”态,J=1,K=1时，每来一个时钟脉冲，状态翻转一次。,(2)J=0，K=1,设触发器原态为“1”态,CP,(2)J=0，K=1,设触发器原态为“0”态,CP,(3

4、)J=1，K=0,设触发器原态为“0”态,CP,(3)J=1，K=0,设触发器原态为“1”态,CP,(4)J=0，K=0,设触发器原态为“0”态,CP,(4)J=0，K=0,设触发器原态为“1”态,(保持),(置“0”),(置“1”),(翻转),CP下降沿触发翻转,例：JK触发器工作波形,4维持阻塞D触发器,（1）D=0,1,0,当CP=0时,0,当CP=1时,0,1,封锁,在CP=1期间，触发器保持“0”不变,4维持阻塞D触发器,（2）D=1,0,1,当CP=0时,1,当CP=1时,0,1,封锁,在CP=1期间，触发器保持“1”不变,封锁,D触发器真值表,DQn+1,上升沿触发翻转,例：D触

5、发器工作波形图,D触发器真值表,5触发器逻辑功能的转换,1.将JK触发器转换为D触发器,仍为下降沿触发翻转,2.将JK触发器转换为T触发器,T触发器真值表,TQn+1,0,1,Qn,电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。,时序逻辑电路的特点：,上述介绍双稳态触发器，它是构成时序电路的基本逻辑单元。,9.2时序逻辑电路分析,寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放n位二进制时，要n个触发器。,9.3寄存器,&,&

6、,&,&,Q,Q,Q,Q,1.并行寄存器,0清零,写入指令,并行输出方式,&,&,&,&,Q,Q,Q,Q,状态保持不变,1.并行寄存器,2.移位寄存器(串行输入、串行或并行输出),不仅能寄存数码，还有移位的功能。,所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。,寄存数码,下图是用JK触发器组成的移位寄存器,D,1011,1,Q,0,0,0,1,1011,1,0,1,1,J,K,FF3,数据依次向左移动，称左移寄存器，输入方式为串行输入。,Q,Q,Q,CP,9.4计数器,计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序

7、控制等。,1二进制计数器,按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成n位二进制计数器，需用n个具有计数功能的触发器。,A.异步二进制加法计数器,异步计数器：计数脉冲CP不是同时加到各位触发器。,当J、K=1时，每来一个脉冲触发器就翻转一次.,清零,异步二进制加法计数器,在J、悬空表示J、K=1,下降沿触发翻转,B.同步二进制加法计数器,同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。,二进制同步加法计数器级间连接的逻辑关系,触发器翻转条件,J、K端逻辑表达式,F0,每输入一CP翻一次,F1,F2,F3,J0=K0=1,Q0=1,J1=K1=Q0

8、,Q0=Q1=1,J2=K2=Q1Q0,Q0=Q1=Q2=1,J3=K3=Q1Q1Q0,由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。（只画出三位同步二进制计数器的逻辑电路）,（加法）,2十进制计数器,十进制计数器：计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。,四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用8421编码的十进制计数器。,A异步十进制计数器,十进制计数器工作波形,十进制加法计数器状态表,B同步十进制计数器,十进制计数器工作波形,十进制加法计数器状态表,