CMOS集成电路版图-Tanner-L-Edit设计入门.ppt

《CMOS集成电路版图-Tanner-L-Edit设计入门.ppt》由会员分享，可在线阅读，更多相关《CMOS集成电路版图-Tanner-L-Edit设计入门.ppt（72页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、7/25/2022主要内容：主要内容：n版图设计概念；n版图设计流程及在IC设计中的位置；nTanner版图流程举例（反相器等）。7/25/2022版图设计概念定义：版图设计是创建工程制图（网表）的精确的物理描述过程，而这一物理描述遵守有制造工艺、设计流程以及通过仿真显示为可行的性能要求所带来的一系列约束。7/25/2022双极集成电路版图设计双极集成电路版图设计 7/25/2022MOSMOS集成电路版图设计集成电路版图设计 7/25/2022电压比较器电压比较器7/25/2022运算放大器运算放大器7/25/20227/25/2022版图设计流程流程的定义：流程是一系列有效方法的集合，应用

2、流程是一系列有效方法的集合，应用这些方法，可以实现和验证一个设计思想的有效描述，这些方法，可以实现和验证一个设计思想的有效描述，使最终的结果显示出预期功能的适当特性。使最终的结果显示出预期功能的适当特性。全定制：起因于设计工程师对设计的所有方面有完全起因于设计工程师对设计的所有方面有完全定制的自由。定制的自由。7/25/2022模拟版图设计流程电路输入规范电路验证版图验证版图参数提取版图输入实现7/25/2022CMOS VLSI制造工艺（略）7/25/2022Tanner版图流程举例（反相器） 集成电路设计近年来发展相当迅速，许多设计需要借助计算机辅助设计软件。 作为将来从事集成电路设计的工

3、作人员，至少需要对版图有所了解，但是许多软件（如cadence）实在工作站上执行的，不利于初学者。 L-Edit软件是基于PC上的设计工具，简单易学，操作方便，通过学习，掌握版图的设计流程。7/25/2022Tanner Pro简介：简介： Tanner Pro是一套集成电路设计软件，包括是一套集成电路设计软件，包括S-EDIT，T-SPICE，W-EDIT，L-EDIT，与，与LVS ，他们，他们的主要功能分别如下：的主要功能分别如下：1、S-Edit:编辑电路图2、T-Spice:电路分析与模拟3、W-Edit:显示T-Spice模拟结果4、L-Edit：编辑布局图、自动配置与绕线、设计规

4、则检查、截面观察、电路转化5、LVS：电路图与布局结果对比 7/25/20227/25/20227/25/20227/25/2022设计参数的设置SetupDesignn该对话框共有六页，分别是：Technology(工艺参数)、Grid(网格参数)、Selection(选择参数)、Drawing(绘图参数)、Curves(曲线参数)、Xref files(外部交叉引用参数)n网格分为显示网格、鼠标网格（跳跃、平滑）、定位器网格7/25/2022设计规则的作用n设计规则规定了生产中可以接受的几何尺寸的要求和达到的电学性能。n对设计和制造双方来说，设计规则既是工艺加工应该达到的规范，也是设计必循

5、遵循的原则n设计规则表示了成品率和性能的最佳折衷7/25/2022设计规则的设置(一一)、设计的类型、设计的类型n Minimum Widthn Exact Width n Not Exist n Spacing n Surround n Overlap n Extension n Density 7/25/2022（1）Minimum Width该层上所有object在任意方向上的宽度7/25/2022(2) Exact width该层上所有object在特定方向上的准确宽度7/25/2022（3）Not Exist在指定的层上，所有object都不能存在.这是唯一不含距离的规则7/25/2

6、022（4）Spacing在指定的层上或者在指定的两层之间的object的最小间距7/25/2022（5）Surround一个层上的物体，在每个方向上，被另一层上的物体至少要环绕x各单位7/25/2022（6）Overlap一个层上的物体必须与另一个层上的物体交叠的最小尺寸。Objects which overlap more than the specified distance orwhose edges coincide are not considered in violation of overlap rules.重叠大于规定距离或边缘重合都不算违规7/25/2022（7）Exten

7、sion一个层上的物体必须超过另一个层上的物体的边界的最小尺寸。当：距离超过指定数字、 只有一边刚好重合，其他都在物体之外、 被完全surround 的时候，不算是违背规则7/25/2022（8）DensityThe density rule finds and flags objects on the derived density layer specified in Layer1. The layer specified must be a Density type derived layer. Violations to the rule include any polygons ou

8、tput to a density layer.按照规则，查找按照规则，查找layer1下拉选框中制定的密度推导层下拉选框中制定的密度推导层中的对象，并对其加以标志。中的对象，并对其加以标志。Layer1下拉选框中制定下拉选框中制定的图层必须是密度类型的推导层。如有多变性输出到的图层必须是密度类型的推导层。如有多变性输出到密度层，就构成违规。密度层，就构成违规。7/25/2022（二）例外情况的忽略（ignore）采用此来设置一些可以忽略的情况，对于特定的规则设置才有用。Coincidences 边界一致的可以被忽略边界一致的可以被忽略. SurroundIntersections 物体之间交

9、叉的物体之间交叉的 . Surround、If layer 2 completely encloses layer 1 Spacing45 degree acute angles 物体部分包括 45 (或更小） Minimum width Spacing Surround7/25/2022(三)本课程所用规则的设计-1np阱之间间距20um. Pwell to pwell spacing =20umnP阱对有源区的最小覆盖10um p-well surround active =10umn有源区最小宽度10um Active minium width =10umn有源区最小间距10umActi

10、ve to Active Spacing =10um 7/25/2022(三)本课程所用规则的设计-2n多晶硅条最小宽度5 umPoly minum width =5 umn多晶硅条最小间距5 umpoly to poly spacing=5 umn离子注入区对有源区最小覆盖10 ump-select surround active=10 um n-select surround active =10umn铝引线孔7.5*7.5 um*umMetal1 Contact Exact Size =7.5um7/25/2022(三)本课程所用规则的设计-3n铝条最小宽度10um Metal1 Min

11、imum Width =10umn铝条间距最小10umMetal1 to Metal1 Spacing=10umn铝条对铝引线孔最小覆盖2.5umMetal1 surround Contact=2.5umn引线孔距扩散区最小距离5umMetal1 Contact to P-Select spacing=5umMetal1 Contact to N-Select spacing=5um7/25/2022(三)本课程所用规则的设计-4n铝引线孔距多晶硅最小距离5umMetal1 Contact to Poly spacing =5umn多晶硅对引线孔的最小覆盖2.5umPoly surround

12、Metal Contact = 2.5umn压焊点100*100um*um,压焊点距电路30um7/25/2022L-Edit画版图的详细步骤1、将屏幕改为256色，打开L-Edit程序，系统自动将工作文件命名为L ayout1.sdb；2、选择save as命令，将文件另存为新文件名；3、 取代设定：选择Replace setup命令，进行设计规则取代(如果用其他设计规则，可以输入设计规则)；4、编辑组件，进行环境设定：选择setupdesign命令对单位格点等进行设定；5、选取图层;6、选择绘图形状;7/25/20227、设计规则检查;8、检查错误：选择fileopen命令打开错误记录文件

13、cell0.drc进行查看错误,利用toolsclear error layer命令可清除错误符号;9、移动对象：利用alt加鼠标拖曳的方式修改对象的大小;7/25/20221、将屏幕改为、将屏幕改为256色，打开色，打开L-Edit程序，系统自程序，系统自动将工作文件命名为动将工作文件命名为Layout1.tdb并显示在窗口的并显示在窗口的标题栏上。标题栏上。7/25/20222、选择、选择save as命令，将文件另存为新文件名；命令，将文件另存为新文件名；7/25/20223、 取代设定：选择取代设定：选择Replace setup命令，进行设命令，进行设计规则取代；计规则取代；7/25

14、/20224、编辑组件，进行环境设定：选择、编辑组件，进行环境设定：选择setupdesign命令对单位格点等进行设定；命令对单位格点等进行设定；7/25/20227/25/20225、选取图层：、选取图层：7/25/20226、选择绘图形状：、选择绘图形状：7/25/20227、设计规则检查： 设计规则检查7/25/20227/25/20228、检查错误：选择fileopen命令打开错误记录文件cell0.drc进行查看错误,利用toolsclear error layer命令可清除错误符号;7/25/20229、移动对象：利用alt加鼠标拖曳的方式修改对象的大小;7/25/2022PMOS

15、版图举例版图举例简单PMOS的版图7/25/2022画画PMOS版图的详细步骤：版图的详细步骤：1、将屏幕改为256色，打开L-Edit程序，系统自动将工作文件命名为L ayout1.sdb；2、选择save as命令，将文件另存为新文件名；3、 取代设定：选择Replace setup命令，进行设计规则取代；4、编辑组件，进行环境设定：选择setupdesign命令对单位格点等进行设定；5、选取图层：在左边有个图层面板，可以选择要药绘制的图层；6、绘制N Well：L-Edit编辑环境假设是P衬底，所以可以直接绘制N Well区域；7/25/20227、绘制Active 图层，即工作区；8、

16、截面观察：选择命令toolscross-section命令，可以模拟在基板上根据版图制作出来的结果；9、设计规则检查：版图必须配合设计规则进行绘制，利用DRC可以确保流程效率。10、绘制P Select图层：定义P型掺杂的 范围， P Select图层和Active交集处定义为pdiff；11、绘制poly 图层;13、绘制Metal1图层;进行DRC检查后保存结果.12、绘制Active Contact图层：用来作源/漏信号外接连线;7/25/20226、绘制N Well：L-Edit编辑环境假设是P衬底,所以可以直接绘制N Well区域；7/25/20227、绘制Active 图层，即工作

17、区；8、截面观察：选择命令toolscross-section命令，可以模拟在基板上根据版图制作出来的结果；7/25/20229、设计规则检查：版图必须配合设计规则进行绘制，利用DRC可以确保流程效率。7/25/202210、绘制P Select图层：定义P型掺杂的 范围， P Select图层和Active交集处定义为pdiff，设计里有源区后，需要加上N select 或P select与Active图层重叠；7/25/202211、绘制poly 图层;7/25/202212、绘制Active Contact图层：用来作源/漏信号外接连线;7/25/202213、绘制Metal1图层;进行

18、DRC检查后保存结果.7/25/2022 电路图电路图7/25/2022第一步：画第一步：画P扩散和扩散和N扩散扩散Notice Space request between diffs. About AB box and BB box. For OS, the height of cell is fixed. That is to say, the height of OS AB box is fixed.7/25/2022 Notice About the W/ L. Poly overlap diffs. Spaceing request between poly & diff. Spac

19、eing between poly and poly.第二步：在扩散层上画第二步：在扩散层上画poly7/25/2022第三步：绘制信号连接线第三步：绘制信号连接线NoticenUse contact to connect diff & metal1, or poly & metal1. nSpacing request between contacts and between contact&poly.nMetal1 and poly overlap contact.nSpacing request between metals.nPlace as many contacts & vias

20、as possible.7/25/2022第四步：画阱和接触孔第四步：画阱和接触孔NoticenMin width and area.nWell overlap diff and impl overlap diff.nDraw conns on metals, poly, diffs or xcad to mark the signals and the edges of cell.nTwo kinds of conns: internal and AB conn. 7/25/2022总体规划： 对版图进行总体规划，优化最小面积 对布局进行合理性调整，以期达到最佳性能。7/25/2022LVS

21、的用法反相器为例1、打开LVS文件，再打开要对比的文件inv.spc和inv.sp文件2、修改文件：观察打开的inv.spc文件和inv.sp文件，修改.include的设定。3、打开LVS新文件，进行文件设定：在setup1中对很多项目进行设定。 4、进行选项设定和高级参数设定7/25/20225、进行执行设定、显示设定6、存储文件，执行对比：设定完成后，开始进行inv.spc文件和inv.sp文件的 对比，选择verificationrun命令，可以进行对比。7、修改电路：如果有误，修改版图，然后再进行对比，直到版图一致为止。7/25/2022nThe NAND Gate7/25/20227/25/2022nThe NOR Gate7/25/20227/25/2022nThe AND Gate7/25/20227/25/2022参考文献nDan Clein，“CMOS IC Layout concepts， Methodlogices,and Tools”，电子工业出版社；n张开华教授，集成电路版图设计专题；等。7/25/2022结束结束