计算机组成原理知识点总结(唐朔飞版)(共2页).doc

《计算机组成原理知识点总结(唐朔飞版)(共2页).doc》由会员分享，可在线阅读，更多相关《计算机组成原理知识点总结(唐朔飞版)(共2页).doc（2页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上1、 硬件：输入输出设备，控制器，存储器，运算器。2、 计算机技术指标：机器字长、存储容量、运算速度。3、 多总线结构的原理：双总线结构特点是将速度较低的I/O设备从单总线上分离出来，形成主存总线和I/O总线分开的结构。三总线1由主存总线用于CPU与主存之间的传输，I/O总线供CPU与各类I/O设备之间传递信息，DMA总线用于高速IO设备与主存之间直接交换信息，任意时刻只能用一种总线，主存总线与DMA总线不能同时对主存进行存取。三总线2CPU与Cache之间构成局部总线，而且还直接连到系统总线上，cache可通过系统总线与主存传输信息，还有一条扩展总线可以连接IO设备

2、。四总线由局部总线，系统总线，告诉总线，扩展总线构成。4、 总线判优分为集中式和分布式两种，集中式分为链式查询、计数器定时查询、独立请求方式（排队器）5、 总线通信控制的四种方式：同步通信，异步通信，半同步通信，分离式通信。6、 波特率是每秒传输的位数，比特率是每秒传输的有效数据位数（bps）7、 存储器技术指标：存储速度，存储容量和位价。8、 存储器分为主存，闪存，辅存和缓存。9、 分层原因：1缓存-主存层解决CPU与主存速度不匹配问题；2主存-辅存层解决系统存储容量的问题。10、 主存的技术指标：存储容量，存储速度（存取时间和存取周期表示）。11、 存储器带宽的计算方法：如存取周期为500

3、ns，每个存取周期可访问16位，则带宽为32M位/秒。带宽是衡量数据传输率的重要技术指标。12、 动态RAM的刷新方式：集中刷新（是在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读写操作死时间）分散刷新（指对每行存储单元的刷新分散到每个存取周期内完成。不存在死时间，整个系统速度降低）异步刷新（前两种方式的结合，即可缩短死时间，又充分利用最大刷新间隔为2ms的特点）。13、 动态RAM集成度远高于静态RAM；动态RAM行列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少；动态RAM功耗比静态RAM小；动态RAM的价格比静态RAM便宜；由于使用动态元件，因此速度比静

4、态RAM低；动态RAM需要再生，需配置再生电路，也需要消耗一部分功率。14、 汉明码具有一位纠错能力，所谓编码最小距离，是指在一种编码系统中，任意两组合法代码之间的最少二进制位数的差异。15、 汉明码C1检测1、3、5、7、9；C2检测2、3、6、7、10；C4检测4、5、6、7、12配偶配奇。纠错逆向求回即可，重复位为错误位置。16、 提高访存速度的措施：单体多字系统（前提是指令和数据在主存内是连续存放的）多体并行系统（采用多体模块组成的存储器，每个模块有相同的容量和存取速度，能并行操作，又能交叉工作。高位交叉垂直排列，低位交叉水平排列。）17、 引入cache的原因和作用：IO设备向主存请

5、求的级别高于CPU访存，出现了CPU等待IO设备访存的现象，致使CPU空等一段时间；cache使CPU可以不直接访问主存，而与告诉cache交换信息。18、 程序访问的局限性原理：指令和数据在主存的地址分布不是随机的，而是相对的簇聚，使得CPU在执行程序时，访存具有相对的局部性。19、 命中率H=总命中次数/总访存次数。20、 Cache的读写操作：写直达法（写操作时数据既写入cache又写入主存），写回法（写操作时只把数据写入cache而不写入主存，当cache数据被替换出去时才写回主存）21、 超前控制（指令预取）是指当前指令执行过程尚未结束时就提前将下一条准备执行的指令取出。22、 Ca

6、che与主存地址的映射：直接映射（实现简单，利用率低）、全相联映射（命中率高，逻辑电路多）、组相联映射。23、 替换策略：先进先出算法、近期最少使用算法、随机法24、 磁表面记录方法：归零制、不归零制(NRZ)、见1就翻的不归零制(NRZ1)、调相制（PM）、调频制(FM)、改进型调频制(MFM)。25、 Crc校验26、 IO设备与主机信息传送的控制方式：程序查询方式、程序中断方式、DMA方式、IO通道方式、IO处理机方式。27、 IO总线包括数据线，设备选择线，命令线和状态线。28、 接口的功能：选址功能、传送命令的功能、传送数据的功能、反应IO设备工作状态的功能。29、 程序中断的流程：

7、保护现场（保护程序断电，保存通用寄存器和状态寄存器的内容）、中断服务、恢复现场、中断返回。30、 DMA与主存交换数据时采用的三种方法：停止CPU访问主存、周期挪用、DMA与CPU交替访问（适用于CPU的工作周期比主存存取周期长的情况，不需要总线使用权的申请，建立和归还过程，总线使用权是通过C1和C2分别控制的）。31、 DMA传送过程：预处理、数据传送、后处理。32、 DMA接口与系统的连接方式：具有公共请求线的DMA请求，独立的DMA请求。33、 计算机中规定浮点数的尾数用纯小数形式。34、 与CISC相比，RISC机的主要优点：充分利用VLSI芯片的面积、提高计算机运算速度（RISC机的

8、指令数、寻址方式和指令格式种类较少，而且指令的编码很有规律，因此RISC指令译码更快；RISC通用寄存器多，减少了访存次数，可加快运行速度；RISC机采用寄存器窗口重叠技术，程序嵌套时不必将寄存器内容保存到存储器中；RISC机采用组合逻辑控制，比采用微程序控制的CISC机延迟小，缩短了CPU的周期；RISC机选用精简指令系统，适合于流水线工作，大多数指令在一个时钟周期内完成）、便于设计可降低成本提高可靠性、有效支持高级语言程序。35、 CPU功能是取指令、分析指令、执行指令36、 三种相关对流水线工作的影响：结构相关、数据相关、控制相关37、 流水线性能指标：吞吐率、加速比和效率38、 微操作

9、的节拍安排注意三点：有些微操作的次序是不容改变的；凡是被控制对象不同的微操作，若能在一个节拍内执行，应尽可能安排在同一个节拍，以节省时间；如果有些微操作所占的时间不长，应该将他们安排在一个节拍内完成，并且允许这些微操作有先后次序。39、 组合逻辑设计步骤：列出微操作命令的操作时间表、写出微操作命令的最简逻辑表达式、画出微操作命令的逻辑图40、 组合逻辑设计方法的优缺点：采用组合逻辑设计方法设计控制单元，思路清晰，简单明了，但因为每一个微操作命令都对应一个逻辑电路，因此一旦设计完毕便会发现，这种控制单元的线路结构十分庞杂，也不规范。而且指令系统功能越全，微操作命令就越多，线路也越复杂，调试更加困难。41、 微指令格式分为水平型微指令和垂直型微指令。42、 水平型微指令和垂直型微指令的比较：水平型微指令比垂直型微指令并行操作能力强，效率高，灵活性强；水平执行一条机器指令所需的微指令数目少，因此速度比垂直的速度快；水平用较短的微程序结构换取较长的微指令结构，垂直正好相反，它以较长的微程序结构换取较短的微指令结构；水平型微指令与机器指令差别较大，垂直型微指令与机器指令相似。 河北科技大学计算机L094闫宇专心-专注-专业