2022年计算机三级嵌入式知识点4.docx

《2022年计算机三级嵌入式知识点4.docx》由会员分享，可在线阅读，更多相关《2022年计算机三级嵌入式知识点4.docx（26页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选学习资料 - - - - - - - - - 一、嵌入式系统开发的基础学问1嵌入式系统的特点、分类、进展与应用,熟识嵌入式系统的规律组成；（1）特点：专用性 隐藏性（嵌入式系统是被包装在内部）资源受限（要求小型化、轻型化、低功耗及低成本,因此软硬件资源受到限制）高牢靠性（任何误动作都可能会产生致命的后果）软件固化（软件都固化在只读储备器 实时性（2）规律组成ROM中,用户不能随便更换其程序功能）硬件： 1 处理器（运算器、掌握器、储备器）目前全部的处理器都是微处理器中心处理器（ CPU）和帮助处理器（数字信号处理器 DSP、图像处理器、通信处理器） 2 储备器（随机储备器 RAM和只读储备

2、器 ROM）RAM分为动态 DRAM和静态 SRAM两种； DRAM电路简洁、 集成度高、 功耗小、成本低,但速度稍渐渐；SRAM电路较复杂、集成度低、功耗较大、成本高,但工作速度很快,适合用作指令和数据的高速缓冲储备器 RAM当关机或断电时,其中的信息都会消逝,属于易失性储备器 ROM 属于不易失性储备器；分为电可擦可编程只读储备器（存放固件）和闪速储备器（Flash ROM 简称内存）；内存的工作原理：在低压下,储备的信息可读但不行写,这类似于 ROM；在较高的电压下,所储备的信息可以更换和删除,这有类似于 RAM； 3I/O 设备与 I/O 接口 4 数据总线 软件（3）分类 按嵌入式系

3、统的软硬件技术复杂程度进行分类：1 低端系统 采纳 4 位或 8位单片机,在工控领域和白色家电领域占主导位置,如运算器、遥控器、充电器、空调、传真机、BP机等；采纳 8 位/16 位/32 位单片机,主要用于一般手机、摄像机、录 2 中端系统 像机、电子嬉戏机等；3 高端系统采纳 32 位/64 位单片机,主要用于智能手机、调制解调器、掌上 运算机、路由器、数码相机等；（4）进展 20 世纪 60 岁月初,第一个工人的现代嵌入式系统（阿波罗导航运算机）20 世纪 60 岁月中期,嵌入式运算机批量生产名师归纳总结 - - - - - - -第 1 页,共 15 页精选学习资料 - - - - -

4、 - - - - 20 世纪 70 岁月,微处理器显现 20 世纪 80 岁月中期,外围电路的元器件被集成处处理器芯片中,昂贵的模拟电路 元件能被数字电路替代 20 世纪 90 岁月中期 SOC显现,集成电路进入超深亚微米乃至纳米加工时代2嵌入式系统的组成与微电子技术（集成电路、（1）集成电路 IC 集成电路的制造大约需要几百道工序,EDA 、 SoC、 IP 核等技术的作用和进展）工艺复杂； 集成电路是在硅衬底上制作而成的；硅衬底是将单晶硅锭经切割、研磨和抛光后制成的像镜面一样光滑的圆形薄片,它的厚度不足1mm,其直径可以是6、8、12 英寸甚至更大这种硅片称为硅抛光片,用于集成电路的制造；

5、制造集成电路的工艺技术称为硅平面工艺,包括氧化、 光刻、掺杂等多项工序；把这些工序反复交叉使用,最终在硅片上制成包含多层电路及电子元件的集成电路；集成电路的特点：体积小、重量轻、牢靠性高；其工作速度主要取决于规律门电路的晶体管的尺寸；尺寸越小,工作频率就越高,门电路的开关速度就越快；（2）EDA （电子信号自动化）（3）SoC 芯片（片上系统）既包含数字电路, 也可以包含模拟电路,仍可以包含数模混合电路和射频电路；SoC芯片可以是一个 CPU,单核 SoC,也可以由多个 CPU和/ 或 DSP,即多核 SoC；开发流程：（1）总体设计 可以采纳系统设计语言 System C（或称 IEEE 1

6、666 ,它是 C+的扩充）或 System Vetilog 语言对 SoC芯片的软硬件作统一的描述,根据系统需求说明书确定 SoC的性能能参数,并据此进行系统全局的设计；（2）规律设计 将总体设计的结果用 RTL（寄存器传输级描述语言）语言进行描述（源文件）后,在使用规律综合将源文件进行综合生成,生成最简的布尔表达式核心好的连接关系（以类型为（3）综合和仿真EDF的 EDA工业标准文件表示）（4）芯片制造 借助 EDA 中的布局布线工具（4）IP 核IC 设计文件：规律门级,包括各种基本的门电路；寄存器传输级,如寄存器、译码器、数据转换器；行为级,如 核库中的设计文件均属于学问产权 或“IP

7、 核” ；CPU、DSP、储备器、总线与接口电路等；IP 爱护的范畴,所以称为“ 学问产权核”IP 核是开发 SoC的重要保证；按 IC 设计文件的类型,IP 通常分为：软核、固核、硬核； IP 核的复用可以削减研发成本,缩短研发时间,是实现 SoC的快速设计,尽早投放市场的有效途径；名师归纳总结 目前主要的CPU内核有 ARM、MIPS、PowerPC、Coldfile、x86、8051 等； ARM第 2 页,共 15 页- - - - - - -精选学习资料 - - - - - - - - - 内核占全部 32 位嵌入式 RISC处理器的 90%以上；3嵌入式系统与数字媒体（文本、图像和

8、音频（1）文本/视频等数字媒体的表示与处理）含义：在运算机中的文字信息,最常用的一种数字媒体；字符集及其编码 1）西方字符的编码ASC II字符集和ASCII编码,基本的ASCII字符集共128 个字符,每个字符使用7 个二进位制进行编码；2）汉字的编码汉子国家编码标准有GB2312 和 GB18030 ；每个汉字用2 个字节表示；GB2312 只有 6763 个汉字, 常常不够用； GB18030 字符集与 UCS/Unicode 字 符集基本兼容,采纳不等长的编码方法,单字节编码表示 ASCII 字符,与ASCII 码兼容；双字节表示汉字,与 GB2312 保持向下兼容（即 GB2312

9、中 有的 GB18030 字符集都有）3）UCS/Unicode 编码 文本类型 1）简洁文本 只能次序阅读；2）丰富格式文本 有插图、对文字颜色等定义,调整页面,文本布局,插入声音视频等；3）超文本 通过超链接实现跳转、导航、回溯等操作（2）图像图像猎取过程的核心是模拟信号的数字化,处理步骤为：1）扫描 将画面网格化,每个网格为一个取样点 2）分色 将每个取样点的颜色分解成三原色 3）取样 测量每个取样点的每个重量（基色）亮度值 4）量化 把模拟量使用数字量来表示,A/D 转换数字图像的主要参数：图像大小 度、颜色模型 一幅图像的数据量运算公式： 水平辨论率 *竖直辨论率 、位平面数目、像素

10、深图像数据量 =图像大小 * 像素深度 /8 （3）音频 /视频音频 / 视频信息的数字化,处理步骤为：1）取样 2）量化 3）编码名师归纳总结 - - - - - - -第 3 页,共 15 页精选学习资料 - - - - - - - - - 数字音频的主要参数：取样频率、量化位数、声道数目、使用的压缩编码方法、比特率（每秒钟的数据量）压缩前 波形声音的码率 （比特率） = 取样频率 * 量化为数 * 声道数（单位 b/s ）压缩后 码率 = 压缩前码率 / 压缩倍数（压缩比）4嵌入式系统与网络通信技术（数字通信与运算机网络,TCP/IP 协议,互联网接入技术等）（1）数字通信（2）运算机网

11、络（3）音频 / TCP/IP 协议（4）互联网接入技术二、嵌入式处理器1嵌入式处理器的结构、特点与分类（不同类型的典型嵌入式处理器及其特点,嵌入式处理器分类等）（1）不同内核嵌入式微掌握器性能比较名师归纳总结 性能内核51 内核其他 8 位内核16 位内核其他 32 位内核ARM 第 4 页,共 15 页处理速度差差一般好Cortex-M内核好低能耗好好好差好代码密度差差一般差好内存 64KB 差差差好好向量中断好好好一般好低中段延时好好好差好低成本好好好差好多供资源好差差差好编译器挑选好一般一般一般好软件可移植性好一般一般一般好- - - - - - -精选学习资料 - - - - - -

12、 - - - （2）冯 诺依曼结构和哈佛结构的区分两者连接 CPU程序储备器和数据储备器的方式不同冯 诺依曼结构CPU 程序 / 数据储备器哈佛结构程序储备器 CPU 数据储备器程序总线数据总线（3）分类按指令集分为：复杂指令集结构CISC和精简指令集结构RISC 按储备机制分为：冯 诺依曼结构和哈佛结构按字长分为： 8 位、 16 位、 32 位、 64 位结构按不同内核系列可以分为：51、AVR、PIC、MSP430、PowerPC、Coldfile、ARM（4）不同典型内核简介内核系列推出公司内核结构简洁描述51 Intel CISC 8 位字长, 常用于简洁的检测与掌握应用领域,最早被

13、称为单片机；AVR Atmel 哈佛结构其价格低,应用资料齐全,开发工具廉价,开发周期短,成本低,因此被广泛应用到各个行业；随着 1T 改进型 51 内核的推出, 加上很多器件厂家增加了自己的特色组件,51 系列仍在使用；RISC 8 位、 16 位和 32 位三类字长的微掌握器内核,以适应不同应用层PIC Microchip 哈佛结构次的要求；主要特点是高性能、高速度、低功耗；RISC 8 位、 16 位和 32 位三类字长的微掌握器内核,以适应不同应用层哈佛结构次的要求；主要用于工业掌握,主要优势是针对性强,特殊是抗干扰才能强；MSP430 TI RISC 16 位字长的微掌握器区内核,广

14、泛应用于手持设备嵌入式应用系统MIPS MIPS 冯- 结构中,突出特点就是以超低功耗著称全球；RISC 高性能高档次32 位和 64 位处理器内核；主要特点是适应于高速、PowerPC Apple ,哈佛结构大数据吞吐量应用场合RISC 高性能高档次含有32 位子集的64 位处理器内核； 具有优异的性能、MC68K IBM,Motorola 哈佛结构较低的能耗以及较低的散热量；Motorola RISC 32 位字长的处理器内核,具有超标量的超级指令流水线,性能优异Coldfile Frescale 哈佛结构明显,主要用于与高端嵌入式应用领域；RISC 32 位字长的高性能处理器内核,性能优

15、越, 集成度高, 可用于工业ARM ARM 哈佛结构应用领域、消费电子领域、医疗电子领域、测试与测量领域等；RISC 32 位字长的高性能处理器内核,目前嵌入式处理器的领跑者多数为哈佛结构名师归纳总结 - - - - - - -第 5 页,共 15 页精选学习资料 - - - - - - - - - 2ARM 处理器内核的体系结构（工作状态,工作模式,寄存器组织,反常,数据类型与储备格式等）（1）工作状态一是 ARM状态,二是 Thumb指令状态及Thumb-2 状态,三是调试状态；ARM处理器复位后开头执行代码时总是只处于 ARM状态,假如需要,可通过下面的方法切换到 Thumb状态或 Th

16、umb-2 状态ARM状态切换到 Thumb指令状态： 通过 BX指令,将操作数寄存器的最低位设置为 1即可；假如 R00=1 ,就执行 BX R0 指令将进入 Thumb状态状 Thumb态切换到 ARM状态：通过 BX指令,将操作数寄存器的最低位设置为 0 即可；假如 R00=0 ,就执行 BX R0 指令将进入 ARM状态；（2）工作模式（ 7 种）工作模式功能说明可拜访的寄存器CPSRM4:M0 用户模 User 程序正常执行工作模式PC,R14-R0,CPSR 10000 快速中断模处理高速中断,用于高速数据传PC,R14_fiq-R8_fiq, 10001 式 FIQ 输或通道处理

17、R7-R0,CPSR,SPSR_fiq 10010 外部中断模用于一般中断处理PC,R14_irq-R13_irq, 式 IRQ 操作系统的爱护模式,处理软中R12-R0,CPSR,SPSR_irq 10011 治理模式PC,R14_svc-R13_svc, SVC 断 SWI R12-R0,CPSR,SPSR_svc 10111 中止模式处理储备器故障,实现虚拟储备PC,R14_abt-R13_abt, ABT 器和储备器爱护R12-R0,CPSR,SPSR_abt 11011 未定义指令处理为定义的指令陷阱,用于支PC,R14_und-R13_und, 模式 UND 持硬件协处理器仿真R1

18、2-R0,CPSR,SPSR_und 11111 系统模 SYS 运行特权及的操作系统任务PC, R14-R0,CPSR （3）寄存器组织名师归纳总结 ARM处理器共有37 种寄存器,包括31 个通用寄存器（含PC）和 6 个状态寄存器；第 6 页,共 15 页无论何种模式,R15 均作为 PC使用； CPSR为当前程序状态寄存器；R7-R0 为公用的通用寄存器；全部通用寄存器均为32 位结构；- - - - - - -精选学习资料 - - - - - - - - - R13:SPstack point 堆栈指针； R14:LRLink Register程序链接寄存器R15:PCProgram

19、 counter 程序计数器； SPSR：备份程序状态寄存器CPSR程序状态寄存器的格式：31 30 29 28 27 26 8 7 6 5 4 3 2 1 0 M3 M2 M1 M0 N Z C V Q 状态保留I F T M4 条件码标志含义如下：N为符号标志位,N=1为负数, N=0为正数；Z 为全 0 标志位,运算结果为 0,就 Z=1,否就 Z=0；C为进借位标志,有进 / 借位时 C=1,否就 C=0. V 为溢出标志,加减法运算结果溢出时 V=1,否就 V=0. Q为增强的 DSP运算指令溢出标志,溢出时 Q=1,否就 Q=0. 掌握位含义如下：I 为中断禁止掌握位,I=1 禁止

20、 IRQ 中断, I=0 ,答应中断；F 为禁止快速中断 FIQ 的掌握位, F=1 禁止 FIQ 中断, F=0 答应；T 为 ARM和 Thumb指令切换, T=1 时执行 Thumb指令,否就执行 ARM指令；M4-M0为模式挑选位（4）储备格式大端模式： 32 位数据字的高字节储备在低地址,而数据字的低字节就存放在高地 址中；小端模式： 32 位数据字的高字节储备在高地址,而数据字的低字节就存放在低地 址中；系统复位时,自动默认为小端模式；例如： 一个 32 位数据字 0x12345678,存放在起始地址为0x30001000 ,就大端模式名师归纳总结 - - - - - - -第 7

21、 页,共 15 页精选学习资料 - - - - - - - - - 下 0x30001000 单元存放 0x12,0x30001001 单元存放 0x34 ,0x30001002 单元存放 0x56,0x30001003 单元存放 0x78；而小端模式下0x30001000 单元存放 0x78,0x30001001 单元存放 0x56, 0x30001002 单元存放 0x34 ,0x30001003 单元存放 0x12；（5）数据类型8 位、 16 位、 32 位三种数据类型（6）ARM 处理器中 MMU 和 MPU MMU储备器治理单元（memory management unit ）功能

22、：1 虚拟地址到物理地址映射 2）储备器拜访权限受限 3）虚拟储备空间的缓冲特性设置MPU储备器爱护单元（memory protect unit）（7）反常（ 7 种）反常类型优先级工作模式反常向量地址复位 RESET 1 治理模式0x00000000 未定义的指令UND 6 未定义指令中止模式0x00000004 软件中断 SWI 6 治理模式0x00000008 指令预取中止PABT 5 中止模式0x0000000C 数据拜访中止DABT 2 中止模式0x00000008 外部中断恳求IRQ 4 外部中断模式0x00000010 快速中断恳求FIQ 3 快速中断模式0x0000001C 3

23、典型 ARM 处理器内核（ ARM9 ,Cortex-A ,Cortex-M ,Cortex-R 等的技术特点与应用 领域）（1）Cortex-A 系列是面对高端嵌入式应用的处理器核：最高性能、合理功耗；（2）Cortex-R 系列是面对实时掌握的处理器：具有 能、较低功耗；具有 MMU 、Cache、最快频率、MPU 、 Cache、实时响应、合理性（3）Cortex-M 系列是面对低端微掌握器的处理器,没有MMU但有 MPU ,极高性价比、最低成本,极低功耗；系列相应内核主要性能特点ARM7 ARM920T/ARM922T 冯-诺依曼结构, 3 级流水线,无MMU 经典 ARM9 哈佛结构

24、, 5 及流水线,单32 位 AMBA接口ARM9E ARM926EJ-S/ARM946E-S/ARM966E-S/ 哈佛结构, 5 及流水线, 支持 DSP 指令,软核（soft ARM10 ARM968E-S/ARM996HS IP）哈佛结构, 6 及流水线,分支猜测,支持DSP 指ARM1020E/ARM1022E/ARM1026EJ-S 令,高性能浮点操作, 双 64 位总线接口, 内部 64 位数据通路；名师归纳总结 - - - - - - -第 8 页,共 15 页精选学习资料 - - - - - - - - - ARM11 ARM11MPCore/ARM1136JF-S 哈佛结构

25、, 8 级流水线, 分支猜测和返回栈, 支持DSP 指令、 SIMD/Thumb-2 核心技术ARM1156T2F-S/ARM1176JZF-S 哈佛结构, 9 级流水线, 分支猜测和返回栈, 支持 DSP 指令、 SIMD/Thumb-2 核心技术 冯-诺依曼结构, 3 级流水线,支持 Thumb 指令集嵌入Cortex-M0, Cortex-M0+ 并包含Thumb-2 、嵌套向量中断,M0+ 内部有Cortex-M Cortex-M1 MPU,而 M0 没有；冯-诺依曼结构, 3 级流水线,支持FPGA 设计,Cortex-R Cortex-M3 Thumb 指令集并包含Thumb-2

26、哈佛结构,3 级流水线, Thumb-2、嵌套向量中断,分支指令猜测,内置MPU Cortex-M4 哈佛结构,3 级流水线, Thumb-2、嵌套向量中断,分支指令猜测,内置MPU,高效信号处理,SIMD 指令,饱和运算,FPU 哈佛结构, 8 级流水线,实时应用,支持ARM 、Cortex-R4/R4F/ Cortex-R5/Cortex-R7 Cortex-A5/ Cortex-A5MPcore Cortex-A7/ Cortex-A7MPcore Thumb 和 Thumb-2 指令集,F 标示内置 FPU,DSP 扩展,分支猜测,超标量执行,内置 MPU 应用Cortex-A8/ C

27、ortex-A8MPcore 哈佛结构, MPcore 为多核,超标量结构, 13 级流Cortex-A Cortex-A9 / Cortex-A9MPcore Cortex-A15 / Cortex-A15MPcore 水线,动态分支指令猜测,有分支目标缓冲器 BTB 、MMU 、FPU、L1 、L2,支持 ARM 、 Thumb 和 Thumb/EE 指令集 ,SIMD/Jazelle RCT 技术；哈佛结构,可乱序执行指令流水线4ARM 处理器指令系统及汇编语言程序设计（指令格式,寻址方式,指令集,伪指令,语句格式与程序结构,ARM 汇编语言与 C 的混合编程等）（1）指令格式指令一般格

28、式S , 其中 不行省指令格式说明：名师归纳总结 项目含义备注第 9 页,共 15 页 指令的操作码即助记符,如MOV、ADD、B 等cond 条件域,满意条件才执行指令可不加条件即可省略条件,如EQ、 NE等S 指令执行时是否需要更新CPSR 可省略- - - - - - -精选学习资料 - - - - - - - - - Rd 目的寄存器Rd 可为任意通用寄存器Rn 第一个源操作数Rd可为任意通用寄存器,可以与Rd相同Op2 其次个源操作数可为 #imm8m、寄存器Rm及任意移位寄存器关于 #imm8m的说明： #表示立刻数,其后可以是十进制或十六进制数对于 ARM指令集, #imm8m表

29、示一个由 成的 32 位操作数；8 位立刻数经循环右移任意偶数位次形对于 Thumb指令集, #imm8m表示一个由8 位立刻数经左移任意位次形成的32位操作数；指令的条件码条件码助记符标志含义0000 EQ Z 置位相等0001 NE Z 清零不相等0010 CS C 置位无符号数大于或等于0011 CC C 清零无符号数小于0100 MI N 置位负数0101 PL N 清零正数或零0110 VS V 置位溢出0111 VC V 清零未溢出1000 HI C 置位 Z 清零无符号数大于1001 LS C 清零 Z 置位带符号数小于或等于1010 GE N 等于 V 带符号数大于或等于101

30、1 LT N 不等于 V 带符号数小于1100 GT Z 清零且 N 等于 V 带符号数大于1101 LE Z 置位或 N 不等于 V 带符号数小于或等于1110 AL 忽视无条件执行（2）寻址方式 1）立刻寻址（立刻数寻址）例如 ：MOV R0,#0x1212121212 ADC R0,R0,#100 ;R0 R0+100+C 2）寄存器寻址 执行效率较高 例如 ：ADD R0,R1,R2 ;R0 R1+R2 3）寄存器间接寻址寄存器间接转址就是以寄存器中的值作为操作数地址,中；用间接寻址的寄存器必需用 括起来；而操作数本身存放在储备器名师归纳总结 例如 : LDR R5,R4 ;R5 R4

31、, 间接寻址的寄存器是R4 第 10 页,共 15 页- - - - - - -精选学习资料 - - - - - - - - - STR R1,R2 ;R2 R1,间接寻址的寄存器是R24）基址加变址寻址 常见的几种形式：LDR R0,R1 ,#4 STR R1,R2 ,#8 LDR R0,R1 ,#4. ！表示指令在完成数据传输后更新基址储备器 LDR R0,R1 ,#4 LDR R0, R1, R2 STR R0, R1, R2 5）相对寻址相对寻址以程序计数器PC的当前值为基地址,指令中的地址标号作为偏移量,将两者相加后得到操作数的有效地址；以下程序中跳转指令BL 利用相对寻址方式：Su

32、broutine_A处执行BL Subroutine_A ;跳转子程序Subroutine_A ：MOV PC ,LR ;从子程序返回6）堆栈寻址 7）块拷贝寻址（3）（4）（5）（6）三、嵌入式系统硬件组成1嵌入式硬件组成与嵌入式处理芯片（组成,特点,类型,ARM 的 AMBA总线,嵌入式处理芯片的选型）（1）基于 ARM 内核的典型嵌入式应用系统硬件组成典型嵌入式系统硬件由嵌入式最小硬件系统（电源电路、 时钟（晶振） 电路、 复位电路、JTAG测试接口）、前向通道（输入接口）、后向通道（输出接口）、人机交互通道（键盘,触摸屏以及LED或 LCD显示输出接口）以及相互互联通信通道（CAN通信

33、接口、以太网通信接口、 USB通信接口）等组成；电源电路 为整个嵌入式系统供应能量,是整个系统工作的基础,具有极其重要的位置；名师归纳总结 - - - - - - -第 11 页,共 15 页精选学习资料 - - - - - - - - - 一般来说,假如电源电路处理得好,整个系统的故障往往能显著削减；挑选设计电源电路 是主要考虑以下因素：输出电压电流、输入电压电流（沟通仍是直流）、安全因素、体积限 制、功耗限制、成本限制；常用的电源模块是沟通变直流（AC-DC）模块、直流变直流模块（DC-DC）、低压稳压器（ LDO）；稳压器包括一般稳压器和低压差稳压器LDO； 78XX 系列属于一般稳压器

34、,LM2576/2596 为开关稳压芯片, CAT6219/AS2815/1117/2908 等属于低压稳压器；稳压器的最大特点就是低噪声、低成本、纹波小、精度高、电路简洁；（2）基于 ARM 内核的典型嵌入式芯片的硬件组成1）储备器及掌握器片内程序储备器通常是用Flash ROM, 一般配有几KB到几 MB不等；片内数据储备器通常使用 SRAM,一般几 KB到几百 KB；2）中断掌握器一般采纳向量中断（VIC）或嵌套向量中断 （ NVIC）；Cortex-M 支持嵌套的向量中断；3）DMA掌握器（直接储备器拜访掌握器）使用 DMA掌握器, 可将数据块从外设传输至内存、内存；4）电源治理与时钟

35、掌握器 5）GPIO接端口（ General Purpose Input Output从内存传输至外设或从内存传输至通用输入 / 输出端口）作为输入时具有缓冲功能,而作为输出是具有锁存功能,GPIO 也可以作为双向I/O使用；在 ARM处理芯片中, GPIO引脚通常是多功能的,以削减引脚数,削减功耗；6）定时计数组件主要包括看门狗定时器（WDT） 监视着程序的运行状态Timer 通用定时器 用于一般的定时RTC可直接供应年月日时分秒,使应用系统具有独立的日期和时间脉冲宽度调制解调器（PWM） 用于脉冲宽度的调制,比如电机掌握、 用于变频调整等；7）模拟通道组件8）互联通信组件（3）ARM 的

36、AMBA 总线（4）常用 ARM 嵌入式处理芯片1）NXP 的典型 ARM 芯片2）TI 的典型 ARM 芯片3）Samsung 的典型 ARM 芯片4）Atmel 的典型 ARM 芯片名师归纳总结 - - - - - - -第 12 页,共 15 页精选学习资料 - - - - - - - - - 5）ST 的典型 ARM 芯片 6）Freescale的典型 ARM 芯片 7）Nuvoton 的典型 ARM 芯片 8）Intel 的典型 ARM 芯片 9）其他 ARM 芯片厂家（5）嵌入式处理芯片的选型1）性价比原就 性能高,价格低 2）参数挑选原就ARM内核 （指令流水线、支持 功耗要求以

37、及低成本要求）Thumb/Thumb-2 指令集、最高时钟频率的限制、最低系统时钟频率 频率越高,处理速度越快 ; 通常 ARM芯片的速度主要取决于 ARM内核）芯片内部储备器的容量 片内外围电路 （GPIO外部引脚条数、 定时计数器、 LCD液晶显示掌握器、多核处理 器、 ADC、通信接口）2嵌入式系统的储备器（层次结构,分类,性能指标；片内储备器,片外储备器,外部存 储设备等）3I/O 接口、 I/O 设备以及外部通信接口（GPIO 、I2C、SPI、UART 、USB 、HDMI等；键盘、 LED 、LCD 、触摸屏、传感器等；口）（1）GPIO 通用输入输出接口 RS-232/RS-4

38、85 、CAN 、以太网和常用无线通信接在嵌入式处理器内部,输入具备缓冲功能,输出具有锁存功能；GPIO 一般有三态： 0态、 1 态、高阻状态；（2）集成电路互连总线接口 IIC 集成电路互连总线用于连接嵌入式处理器及外围器件,采纳串行半双工传输的总线标准；IIC 总线具有的接口线少, 掌握方式简洁, 器件封装紧凑, 通信速率较高 （100kb/s,400kb/s,高速模式可达 3.4Mb/s ）等优点；IIC 总线的操作时序IIC 总线 只有两条信号线,一条是数据线 SDA ,另一条是时钟线 SCL,全部的操作均通过这两条信号线完成；数据线 SDA 上的数据必需在时钟的高电平周期保持稳固,

39、它的高 /低电平状态只有在 SCL 时钟信号线是低电平常才能转变；1）启动和停止条件总线上的全部器件都不使用总线时,SCL 线和 SDA 线各自的上拉电阻把电平拉高,使它们均处于高电平；主掌握器启动总线操作的条件是当 SCL 线保持高电平常 SDA 线有高电平转为低电平, 此时主掌握器在 SCL 产生时钟信号, SDA 线开头传输数据；如 SCL 线为高电平常 SDA 由低转为高,就总线工作停止,复原闲暇状态2）数据传送格式名师归纳总结 - - - - - - -第 13 页,共 15 页精选学习资料 - - - - - - - - - 3）应答（ ACK ）信号传送 4）读 /写操作 5）总

40、线仲裁 6）反常中断条件（3）串行外设接口 SPI （4）串行异步通信接口 UART （5）高清多媒体接口 HDMI （6）常用简洁输入设备（键盘、触摸屏、传感器）（7）常用简洁输出设备（LED 、数码管、 LCD 、）（8）基于 UART 的 RS232/RS 485 CAN 总线接口 以太网通信接口常用无线通信接 口（ GPS 模块、 GPRS 模块、 WiFi 模块、蓝牙模块、射频无线收发模块）4基于 ARM 内核的典型嵌入式处理芯片（S3C2410/S3C2440 芯片的内部结构,如片上总线、 DMA 、时钟掌握、中断掌握、GPIO 、UART 、 I2C、SPI 、Timer 、 R

41、TC 、WDT及其他硬件组件）四、嵌入式系统软件1嵌入式系统的软件组成与实时操作系统（嵌入式系统软件组成,嵌入式操作系统的进展,实时系统与实时操作系统,微内核与宏内核,嵌入式操作系统的仿真平台等）2板级支持软件包（BSP）和引导加载程序Bootloader （硬件抽象层HAL ,BSP 的功能和移植, Bootloader 的执行过程, U-boot 及其移植等）3嵌入式 Linux 操作系统（嵌入式 Linux 的进展和自由软件,嵌入式 Linux 内核的结构、系统调用接口,常见嵌入式 Linux 等）4嵌入式操作系统 C/OS-II （基本特点、代码结构、任务治理与调度、任务通信、中断处理、移植等）五、嵌入式系统的开发1嵌入式系统的开发过程和工具（开发步骤,交叉开发平台和工具,系统的调试工具等）名师归纳总结