2022年设计进制计数器--电子技术基础课程设计.docx

《2022年设计进制计数器--电子技术基础课程设计.docx》由会员分享，可在线阅读，更多相关《2022年设计进制计数器--电子技术基础课程设计.docx（21页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选学习资料 - - - - - - - - - X X 大学电子技术基础试验课程设计用 74LS161 设计六十进制计数器学院：班级：姓名：学号：名师归纳总结 - - - - - - -第 1 页,共 12 页精选学习资料 - - - - - - - - - 用 74LS161设计六十进制计数器摘要计数器是一个用以实现计数功能的时序部件,它不仅可用来及脉冲数,仍常用作数子 系统的定时、分频和执行数字运算以及其它特定的规律功能；目前,无论是 TTL 仍是 CMOS 集成电路,都有品种较齐全的中规模集成计数器；使用者只要借助于器件手册供应的功能 和工作波形图以及引出端的排列,就能正确运用这些器件

2、；计数器在现代社会中用途中十 分广泛,在工业生产、各种和记数有关电子产品；如定时器,报警器、时钟电路中都有广 泛用途；在协作各种显示器件的情形下实现实时监控,扩展更多功能；利用两片 74LS161分别作为六十进制计数器的高位和低位,分别与数码管连接；把其 中的一个通过一个与门器件构成一个十进制计数器,另一个芯片构成六进制计数器；十进 制计数器（个位）和六进制计数器（十位）均采纳反馈清零法利用两个 74LS161构成；当 个位计数器从 1001 计数到 0000 时,十位计数器要计数一次, 可通过两芯片之间级联实现；使用 200HZ时钟信号作为计数器的时钟脉冲；依据设计基理可知,计数器初值为 0

3、0,按递 增方式计数,增到 59 时,再自动返回到 00；关键字 ：60 进制,计数器, 74LS161,级联名师归纳总结 - - - - - - -第 2 页,共 12 页精选学习资料 - - - - - - - - - 目 录第 1 章 概述 1 1.1 计数器设计目的 1 1.2 计数器设计组成 1 第 2 章 六十进制计数器设计描述 2 2.1 74LS161 的功能 2 2.2 方案框架 3 第 3 章 六十进制计数器的设计与仿真 4 3.1 基本电路分析设计 4 3.2 计数器电路的仿真 6 第 4 章 总结 8 名师归纳总结 - - - - - - -第 3 页,共 12 页精选

4、学习资料 - - - - - - - - - 第1章 概述计数器是一个用以实现计数功能的时序部件,它不仅可用来及脉冲数,仍常用作数子 系统的定时、分频和执行数字运算以及其它特定的规律功能；计数器种类很多；按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步 计数器和异步计数器；依据计数制的不同,分为二进制计数器、十进制计数器和任意进制 计数器；依据计数器的增减趋势,又分为加法、减法和可逆计数器；仍有可预制数和可变程序功能计数器等等；目前,无论是TTL 仍是 CMOS集成电路,都有品种较齐全的中规模集成计数器；使用者只要借助于器件手册供应的功能和工作波形图以及引出端的排列,就 能正确运用这

5、些器件；计数器在现代社会中用途中非常广泛,在工业生产、各种和记数有关电子产品；如定 时器,报警器、时钟电路中都有广泛用途；在协作各种显示器件的情形下实现实时监控,扩展更多功能；1.1 计数器设计目的1 每隔 1s,计数器增 1；能以数字形式显示时间；2 娴熟把握计数器的各个部分的结构；3 计数器间的级联；4 不同芯片也可实现六十进制；1.2 计数器设计组成1 用两个 74ls161 芯片和门电路元件实现；2 当定时器递增到 59 时,定时器会自动返回到00 显示,然后连续计时；3 本设计主要设备是两个74LS161 同步十六进制计数器,并且由200HZ、5V 电源供电；4 两个芯片间的级联；1

6、名师归纳总结 - - - - - - -第 4 页,共 12 页精选学习资料 - - - - - - - - - 第2章 六十进制计数器设计描述2.1 74LS161 的功能74LS161为 4 位二进制同步加法计数器； 图 2-1 是它的管脚排列图, 其中CR是异步清零端,LD是预置数掌握端, D3 D2 D1 D0 是预置数输入端, CTt 和 CTp 是计数使能端, CO是进位输出端（ CO=Q 3 Q0）；图 2-1 74LS161 的管脚排列图表 2-1 是 74LS161的功能表,由表可知, 74LS161具有以下功能：CR表 2-1 74LS161的功能表CP,输入输出LDCTt

7、 CTpCP D3 D2 D1 D0Q3 Q2 Ql Q00 0 0 0 0 1 0 D3 D2 D1 D0D3 D2 D1 D01 1 0 保持1 1 0 保持1 1 1 1 计数（1）异步清零；当CR0 时,不管其他输入端的状态如何,不论有无时钟脉冲计数器输出将被直接置零（Q3Q2QlQ00000）,称为异步清零；（2）同步预置数；当CR1、LD0 时,且在输入时钟脉冲 CP上升沿的作用下,输入端的数据 D3 D2 D1 D0被置入计数器的输出端,即 CP上升沿同步,所以称为同步预置数；Q3Q2Ql Q0D3 D2 D1 D0；由于这个操作要与（3）保持；当CRLD1,且 CTtCTp0

8、时,不论有无 CP脉冲作用,计数器都将保 持原有的状态不变；2名师归纳总结 - - - - - - -第 5 页,共 12 页精选学习资料 - - - - - - - - - （4）计数；当CRLDCTtCTp1 时,在 CP端输入计数脉冲, 74161 处于计数状态,其状态表与表 1 相同；2.2 方案框架六十进制计数器个位和十位的实现：利用两片74LS161 分别作为六十进制计数器的高位和低位, 分别与数码管连接； 把其中的一个通过一个与门器件构成一个十进制计数器,另一个芯片构成六进制计数器；十进制计数器（个位）和六进制计数器（十位）均采纳反馈清零法利用两个 74LS161构成；在计数过程

9、中,不管 74LS161输出处于哪一状态,只要异步清零输入端CR显现低电平, 74LS161的输入端立刻返回到 0000状态；清零信号消逝后, 74LS161又从 0000 状态开头重新计数；这种方法即为反馈清零法；计数器十位的计数要求 : 当个位计数器从 1001 计数到 0000 时,十位计数器要计数一次,可通过两芯片之间级联实现；使用 200HZ时钟信号作为计数器的时钟脉冲；依据设计基理可知, 计数器初值为 00,按递增方式计数,增到 59 时,再自动返回到 00；图 2-2 为 60 进制计数器的总体框图；图 2-2 系统总体框图3名师归纳总结 - - - - - - -第 6 页,共

10、 12 页精选学习资料 - - - - - - - - - 第3章 六十进制计数器的设计与仿真3.1 基本电路分析设计（1）十进制计数器（个位）电路：计数器应从0000 状态开头计数,当第十个CP脉冲显现时,即 1010 状态显现时应立刻返回到0000状态；需要说明的是,电路是在进入 1010状态后立刻被置成 0000 状态；如图 3-1 所示电路, Q3、Ql 作为反馈信号接到与非门的输入端,与非门的输出端与 74LS161的清零端CR相连；图 3-1 十进制计数器（个位）（2）六进制计数器（十位）电路：计数器应从0000 状态开头计数,当第六个CP脉冲显现时,即 0110 状态显现时应立刻

11、返回到0000状态；需要说明的是,电路是在进入 0110状态后立刻被置成 0000 状态；如图 3-2 所示电路, Q3、Q2作为反馈信号接到与非门的输入端,与非门的输出端与 74LS161的清零端CR相连；图 3-2 六进制计数器（十位）（3）来自个位的进位电路： 十进制计数器 （个位）的输出端 Q1、Q2接到与门的输入端,与门的输出端与六进制计数器（十位）相连；当十进制计数器（个位）计数到 1001 状态时,六进制计数器 （十位） ET端接收到 1 信号,此时六进制计数器 （十位）处于保持状态,4名师归纳总结 - - - - - - -第 7 页,共 12 页精选学习资料 - - - -

12、- - - - - 当下一个 CP 脉冲信号到来时,计数器（个位）和计数器（十位）同时处于计数状态,紧接着计数器十位ET 端接收到 0 信号,继而保持新的状态；来自个位的进位电路如图3-3所示；图 3-3 来自个位的进位电路（4）时钟脉冲电路图 3-4 时钟脉冲电路（5）选定仪器列表表 3-1 仪器列表仪器名称型号数量用途同步十六进制74LS161N 2 片级联构成 60 进制计数器计数器与非门7400N 2 个帮助设计构成其他计数器与门7408J 1 个帮助设计构成个位进位电路共阴极显示器DCD-HEX 2 只显示数字计数电压源Vcc +5v 1 个供应电压时钟脉冲+5V 200Hz 1 个

13、供应时钟脉冲电压（6）译码显示电路5名师归纳总结 - - - - - - -第 8 页,共 12 页精选学习资料 - - - - - - - - - 图 3-5 译码显示电路综上所述,可设计六十进制计数器电路如图 3-6 所示；图 3-6 六十进制计数器3.2 计数器电路的仿真进入 Multisim12.0 界面,挑选放置元件,依据电路图进行线路连接,同时标明所需参数值,确认电路无误后,即可单击仿真按钮,实现对电路的仿真工作；观看结果看是否与理论分析的猜测结果相同；如图3-7 所示为该六十进制计数器的仿真图；6名师归纳总结 - - - - - - -第 9 页,共 12 页精选学习资料 - -

14、 - - - - - - - 图 3-7 六十进制计数器电路仿真图7名师归纳总结 - - - - - - -第 10 页,共 12 页精选学习资料 - - - - - - - - - 第 4 章 总结在设计过程中我查阅了大量的资料,明白了很多关于计数器设计方面的问题,进一步 懂得了各种元器件的使用方法；这次课程设计让我学到了很多,不仅把握了简洁的电子电 路的设计与制作,也把握了毕业设计写作的方法和格式；在制作电路时,我深深体会到连 接电路时肯定要认真认真,每一步骤都要认真分析；本次课程设计也反映出很多问题,比 如竞争冒险现象是很常见的,并且排除此现象并不是很简洁,特别是对结构复杂的电路 而言,

15、往往排除了一处竞争冒险现象,又产生了另一处,此问题需要我以后多加留意；本设计原理简洁,结构清楚,较为简洁仿真胜利；从本次课程设计中使我获益匪浅,. 在解决设计问题 在试验过程中要专心面对每一个问题,通过不断的努力去解决这些问题 的同时自己也在其中有所收成；第一使我对数电这门课程有了更深的体会,通过对 60 进 制计数器的设计使我将以前所学的理论学问运用到实际中去,使用 Multisim 软件进行仿 真,使我找到了很多以前没有完全懂得的学问,通过再次查找资料,我又学会了很多；通 过这次设计我深刻感到自己的学问非常有限,在以后的课程学习中肯定要认真学习理论知 识,充实自己；8名师归纳总结 - - - - - - -第 11 页,共 12 页精选学习资料 - - - - - - - - - 参考文献1 王义军 数字电子技术基础北京：中国电力出版社 2022.8 2 刘晓峰 电子技术基础试验指导书北京：高等训练出版社,2022.8 9名师归纳总结 - - - - - - -第 12 页,共 12 页