2022年计算机组成原理本科生期末试题.docx

《2022年计算机组成原理本科生期末试题.docx》由会员分享，可在线阅读，更多相关《2022年计算机组成原理本科生期末试题.docx（37页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选学习资料 - - - - - - - - - 本科生期末试卷（一）一、挑选题（每道题 1 分,共 15 分）1 从器件角度看,运算机经受了五代变化；但从系统结构看,至今绝大多数运算机仍属于（）计算机； A 并行 B 冯 诺依曼 C 智能 D 串行2 某机字长 32 位,其中 1 位表示符号位；如用定点整数表示,就最小负整数为（）； A -2 31-1 B -2 30-1 C -2 31+1 D -2 30+1 3 以下有关运算器的描述,（）是正确的；A 只做加法运算 B 只做算术运算 C 算术运算与规律运算 D 只做规律运算4 EEPROM是指（）； A 读写储备器 B 只读储备器 C 闪

2、速储备器 D 电擦除可编程只读储备器5 常用的虚拟储备系统由（）两级储备器组成,其中辅存是大容量的磁表面储备器； A cache- 主存 B 主存 - 辅存 C cache- 辅存 D 通用寄存器 -cache 6 RISC 访内指令中,操作数的物理位置一般支配在（）；A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个通用寄存器 D 两个通用寄存器7 当前的 CPU由（）组成；A 掌握器 B 掌握器、运算器、cacheC 运算器、主存 D 掌握器、 ALU、主存8 流水 CPU是由一系列叫做“ 段” 的处理部件组成；和具备 m个并行部件的 CPU相比,一个 m段流水 CPU的吞吐才能是

3、（）；A 具备同等水平 B 不具备同等水平 C 小于前者 D 大于前者9 在集中式总线仲裁中,（）方式响应时间最快； A 独立恳求 B 计数器定时查询 C 菊花链10 CPU中跟踪指令后继地址的寄存器是（）； A 地址寄存器 B 指令计数器 C 程序计数器 D 指令寄存器11 从信息流的传输速度来看,（）系统工作效率最低； A 单总线 B 双总线 C 三总线 D 多总线12 单级中断系统中,CPU一旦响应中断,立刻关闭（）标志,以防止本次中断服务终止前同级的其他中断源产生另一次中断进行干扰；13 A 中断答应 B 中断恳求 C 中断屏蔽 D DMA恳求安腾处理机的典型指令格式为（）位；1 /

4、33 名师归纳总结 - - - - - - -第 1 页,共 33 页精选学习资料 - - - - - - - - - A 32 位 B 64 位 C 41 位 D 48 位14 下面操作中应当由特权指令完成的是（）；A 设置定时器的初值 B 从用户模式切换到治理员模式 C 开定时器中断 D 关中断15 以下各项中,不属于安腾体系结构基本特点的是（）；A 超长指令字 B 显式并行指令运算 C 推断执行 D 超线程二、填空题（每道题 2 分,共 20 分）1 字符信息是符号数据,属于处理（）领域的问题,国际上采纳的字符系统是七单位的（）码；2 按 IEEE754 标准,一个 32 位浮点数由符号

5、位 S（ 1 位）、阶码 E（8 位）、尾数 M（23 位）三个域组成；其中阶码 E 的值等于指数的真值（）加上一个固定的偏移值（）；3 双端口储备器和多模块交叉储备器属于并行储备器结构,其中前者采纳（）并行技术,后者采用（）并行技术；4 虚拟储备器分为页式、（）式、（）式三种；5 安腾指令格式采纳 5 个字段：除了操作码（OP）字段和推断字段外,仍有 3 个 7 位的（）字段,它们用于指定（） 2 个源操作数和 1 个目标操作数的地址；6 CPU从内存取出一条指令并执行该指令的时间称为（）,它常用如干个（）来表示； 7 安腾 CPU中的主要寄存器除了 128 个通用寄存器、 128 个浮点寄

6、存器、 128 个应用寄存器、 1 个指令指针寄存器（即程序计数器）外,仍有 64 个（）和 8 个（）；8 衡量总线性能的重要指标是（）,它定义为总线本身所能达到的最高传输速率,单位是（）；9 DMA掌握器按其结构,分为（） DMA掌握器和（） DMA掌握器；前者适用于高速设备,后者适用于慢速设备；10 64 位处理机的两种典型体系结构是（）和（）；前者保持了与IA-32 的完全兼容,后者就是一种全新的体系结构；三、简答题（每道题 8 分,共 16 分）1 CPU中有哪几类主要寄存器,用一句话回答其功能；2 指令和数据都用二进制代码存放在内存中,从时空观角度回答 CPU如何区分读出的代码是指

7、令仍是数据；四、运算题（ 10 分）设 x=-15 ,y=+13,数据用补码表示,用带求补器的阵列乘法器求出乘积 x y,并用十进制数乘法进行验证；五、证明题（ 12 分）2 / 33 名师归纳总结 - - - - - - -第 2 页,共 33 页精选学习资料 - - - - - - - - - 用定量分析方法证明多模块交叉储备器带宽大于次序储备器带宽；六、分析题（ 12 分）图 1 所示的系统中, A、 B、 C、D四个设备构成单级中断结构,它要求 向对中断恳求进行服务；现假设： T DC为查询链中每个设备的推迟时间；CPU在执行完当前指令时转 T A、TB、TC、TD分别为设备 A、B、

8、 C、 D的服务程序所需的执行时间； T S、TR分别为储存现场和复原现场所需的时间； 主存工作周期为 TM 中断批准机构在确认一个新中断之前,先要让即将被中断的程序的一条指令执行完毕；试问：在确保恳求服务的四个设备都不会丢失信息的条件下,中断饱和的最小时间是多少？中断极限频率是多少？七、设计题（ 15 分） 某运算机有图 2 所示的功能部件,其中 M为主存,指令和数据均存放在其中,MDR为主存数据寄存器,MAR为主存地址寄存器,R0R3为通用寄存器,IR 为指令寄存器, PC为程序计数器（具有自动加 1 功能）, C、D为暂存寄存器, ALU为算术规律单元,移位器可左移、右移、直通传送；将所

9、有功能部件连接起来,组成完整的数据通路,并用单向或双向箭头表示信息传送方向；画出“ADD R1,（R2）” 指令周期流程图；该指令的含义是将 R1中的数与（ R2）指示的主存单元中的数相加,相加的结果直通传送至 R1中；如另外增加一个指令存贮器,修改数据通路,画出的指令周期流程图；3 / 33 名师归纳总结 - - - - - - -第 3 页,共 33 页精选学习资料 - - - - - - - - - 本科生期末试卷（二）一、挑选题（每道题 1 分,共 15 分）1 冯 诺依曼机工作的基本方式的特点是（）；A 多指令流单数据流B 按地址拜访并次序执行指令C 堆栈操作 D 存贮器按内容挑选地

10、址2 在机器数（）中,零的表示形式是唯独的； A 原码 B 补码 C 移码 D 反码3 在定点二进制运算器中,减法运算一般通过（）来实现；A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器 D 补码运算的二进制加法器4 某运算机字长 32 位,其储备容量为 256MB,如按单字编址,它的寻址范畴是（）； A 0 64MB B 0 32MB C 0 32M D 0 64M 5 主存贮器和 CPU之间增加 cache 的目的是（）；A 解决 CPU和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大 CPU中通用寄存器的数量 D 既扩大主存贮器容量,又扩大 CPU中通用

11、寄存器的数量6 单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个常需采纳（）；A 堆栈寻址方式 B 立刻寻址方式 C 隐含寻址方式 D 间接寻址方式7 同步掌握是（）；4 / 33 名师归纳总结 - - - - - - -第 4 页,共 33 页精选学习资料 - - - - - - - - - A 只适用于 CPU掌握的方式8B 只适用于外围设备掌握的方式）；C 由统一时序信号掌握的方式 D 全部指令执行时间都相同的方式描述 PCI 总线中基本概念不正确的句子是（A PCI 总线是一个与处理器无关的高速外围设备B PCI 总线的基本传输机制是猝发式传送C PCI 设备肯

12、定是主设备9 D 系统中只答应有一条PCI 总线）； CRT 的辨论率为1024 1024 像素,像素的颜色数为256,就刷新储备器的容量为（10 A 512KB B 1MB C 256KB D 2MB 程序为了便于实现多级中断,储存现场信息最有效的方法是采纳（）； A 通用寄存器 B 堆栈 C 储备器 D 外存11特权指令是由（）执行的机器指令； A 中断程序 B 用户程序 C 操作系统核心程序 D I/O12虚拟储备技术主要解决储备器的（）问题；13 A 速度 B 扩大储备容量 C 成本 D 前三者兼顾引入多道程序的目的在于（）；14A 充分利用 CPU,削减等待CPU时间B 提高实时响应

13、速度C 有利于代码共享,削减主辅存信息交换量 D 充分利用储备器 64 位双核安腾处理机采纳了（）技术；15 A 流水 B 时间并行 C 资源重复 D 流水 +资源重复在安腾处理机中,掌握估计技术主要用于解决（）问题；A 中断服务B 与取数指令有关的掌握相关5 / 33 名师归纳总结 - - - - - - -第 5 页,共 33 页精选学习资料 - - - - - - - - - C 与转移指令有关的掌握相关 D 与存数指令有关的掌握相关二、填空题（每道题 2 分,共 20 分）1 在运算机术语中,将 ALU掌握器和（）储备器合在一起称为（）；2 数的真值变成机器码可采纳原码表示法,反码表示

14、法,（）表示法,（）表示法；3 广泛使用的（）和（）都是半导体随机读写储备器；前者的速度比后者快,但集成度不如后者高；4 反映主存速度指标的三个术语是存取时间、（）和（）；5 形成指令地址的方法称为指令寻址,通常是（）寻址,遇到转移指令时（）寻址；6 CPU从（）取出一条指令并执行这条指令的时间和称为（）；7 RISC 指令系统的最大特点是：只有（）指令和（）指令拜访储备器,其余指令的操作均在寄存器之间进行；8 微型机的标准总线,从带宽 132MB/S的 32 位（）总线进展到 64 位的（）总线；9 IA-32 表示（）公司的（）位处理机体系结构；10 安腾体系机构采纳显示并行指令运算技术,

15、在指令中设计了（）字段,用以指明哪些指令可以（）执行；三、简答题（每道题 8 分,共 16 分）1 简述 64 位安腾处理机的体系结构主要特点；2 画出分布式仲裁器的规律示意图；四、运算题（ 10 分）已知 x=-0.01111 ,y=+0.11001, 求： x 补,-x 补 ,y 补 ,-y 补； x+y,x-y, 判定加减运算是否溢出；五、设计题（ 12 分）用 2M 8 位的 SRAM芯片,设计 8M 32 位的 SRAM储备器；六、分析题（ 12 分）参见图 1,这是一个二维中断系统,请问： 在中断情形下, CPU和设备的优先级如何考虑？请按降序排列各设备的中断优先级；6 / 33

16、名师归纳总结 - - - - - - -第 6 页,共 33 页精选学习资料 - - - - - - - - - 如 CPU现执行设备C的中断服务程序,IM2, IM1, IM0 的状态是什么？假如CPU执行设备 H的中断服务程序, IM2,IM1,IM0的状态又是什么？ 每一级的 IM 能否对某个优先级的个别设备单独进行屏蔽？假如不能,实行什么方法可达到目的？ 如设备 C 一提出中断恳求,CPU立刻进行响应,如何调整才能满意此要求？七、设计题（ 15 分） 图 2 所示为双总线结构机器的数据通路,IR 为指令寄存器, PC为程序计数器（具有自增功能）, M为主存（受R/W#信号掌握）, AR

17、为地址寄存器, DR为数据缓冲寄存器,ALU由加、减控制信号打算完成何种操作,掌握信号 中 yi 表示 y 寄存器的输入掌握信号,制；G掌握的是一个门电路；另外,线上标注有小圈表示有掌握信号,例 R1o为寄存器 R1的输出掌握信号,未标字符的线为直通线,不受控“ ADD R2,R0” 指令完成 R0+R2R0的功能操作,画出其指令周期流程图,假设该指令的地址已放入 PC中；并在流程图每一个 CPU周期右边列出相应的微操作掌握信号序列； 如将（取指周期）缩短为一个 CPU周期,请先画出修改数据通路,然后画出指令周期流程图；7 / 33 名师归纳总结 - - - - - - -第 7 页,共 33

18、 页精选学习资料 - - - - - - - - - 本科生期末试卷（三）一、挑选题（每道题 1 分,共 15 分）1 以下数中最小的数是（）； A （101001） 2 B （52） 8 C （ 101001） BCD D （ 233） 162 某 DRAM芯片,其储备容量为 512 8 位,该芯片的地址线和数据线的数目是（）； A 8 ,512 B 512 , 8 C 18 , 8 D 19 , 8 3 在下面描述的汇编语言基本概念中,不正确的表述是（）；A 对程序员的训练要求来说,需要硬件学问 B 汇编语言对机器的依靠性高C 用汇编语言编写程序的难度比高级语言小 D 汇编语言编写的程序执

19、行速度比高级语言慢4 交叉储备器实质上是一种多模块储备器,它用（）方式执行多个独立的读写操作； A 流水 B 资源重复 C 次序 D 资源共享5 寄存器间接寻址方式中,操作数在（）； A 通用寄存器 B 主存单元 C 程序计数器 D 堆栈6 机器指令与微指令之间的关系是（）；A 用如干条微指令实现一条机器指令 B 用如干条机器指令实现一条微指令C 用一条微指令实现一条机器指令 D 用一条机器指令实现一条微指令7 描述多媒体 CPU基本概念中,不正确选项（）；A 多媒体 CPU是带有 MMX技术的处理器 B MMX是一种多媒体扩展结构C MMX指令集是一种多指令流多数据流的并行处理指令8 / 3

20、3 名师归纳总结 - - - - - - -第 8 页,共 33 页精选学习资料 - - - - - - - - - D 多媒体 CPU是以超标量结构为基础的CISC机器8 在集中式总线仲裁中,（）方式对电路故障最敏锐； A 菊花链 B 独立恳求 C 计数器定时查询9 流水线中造成掌握相关的缘由是执行（）指令而引起； A 条件转移 B 访内 C 算逻 D 无条件转移10 PCI 总线是一个高带宽且与处理器无关的标准总线；下面描述中不正确选项（）；A 采纳同步定时协议 B 采纳分布式仲裁策略C 具有自动配置才能 D 适合于低成本的小系统11 下面陈述中,不属于外围设备三个基本组成部分的是（）；

21、A 储备介质 B 驱动装置 C 掌握电路 D 计数器12 中断处理过程中,（）项是由硬件完成； A 关中断 B 开中断 C 储存 CPU现场 D 复原 CPU现场13 IEEE1394 是一种高速串行 I/O 标准接口；以下选项中,（）项不属于 IEEE1394 的协议集； A 业务层 B 链路层 C 物理层 D 串行总线治理14 下面陈述中,（）项属于储备治理部件 MMU的职能； A 分区式储备治理 B 交换技术 C 分页技术15 64 位的安腾处理机设置了四类执行单元；下面陈述中,（）项不属于安腾的执行单元；A 浮点执行单元 B 储备器执行单元 C 转移执行单元 D 定点执行单元二、填空题

22、（每道题 2 分,共 20 分）1 定点 32 位字长的字,采纳 2 的补码形式表示时,一个字所能表示的整数范畴是（）；2 IEEE754 标准规定的 64 位浮点数格式中,符号位为 1 位,阶码为 11 位,尾数为 52 位,就它能表示的最大规格化正数为（）；3 浮点加、减法运算的步骤是（）、（）、（）、（）、（）；4 某运算机字长 32 位,其储备容量为 64MB,如按字编址,它的储备系统的地址线至少需要（）条；5 一个组相联映射的 Cache,有 128 块,每组 4 块,主存共有 16384 块,每块 64 个字,就主存地址共（）位,其中主存字块标记应为（）位,组地址应为（）位, Ca

23、che 地址共（）位；6 CPU从主存取出一条指令并执行该指令的时间叫（）,它通常包含如干个（）,而后者又包含如干个（）；9 / 33 名师归纳总结 - - - - - - -第 9 页,共 33 页精选学习资料 - - - - - - - - - 7某中断系统中,每抽取一个输入数据就要中断CPU一次,中断处理程序接收取样的数据,并将其储存到主存缓冲区内；该中断处理需要 X 秒；另一方面,缓冲区内每储备 N个数据,主程序就将其取出进行处理,这种处理需要 Y 秒,因此该系统可以跟踪到每秒（）次中断恳求；8 在运算机系统中,多个系统部件之间信息传送的公共通路称为（）；就其所传送信息的性质而言,在公

24、共通路上传送的信息包括（）、（）、（）；9 在虚存系统中,通常采纳页表爱护、段表爱护和键爱护方法实现（）爱护；10 安腾体系结构采纳估计技术,利用（）估计方法和（）估计方法提高指令执行的并行度；三、简答题（每道题 8 分,共 16 分）1 列表比较 CISC处理机和 RISC 处理机的特点；2 简要列出 64 位的安腾处理机体系结构的主要特点；四、运算题（ 12 分）有两个浮点数 N1=2 j1 S1,N 2=2 j2 S2,其中阶码用 4 位移码、尾数用 8 位原码表示（含 1 位符号位）；设 j 1=11 2,S1=+0.0110011 2,j 2=-10 2,S2=+0.1101101

25、2,求 N1+N2,写出运算步骤及结果；五、设计题（ 12 分）机器字长 32 位,常规设计的物理储备空间32M,如将物理储备空间扩展到256M,请提出一种设计方案；六、分析题（ 10 分） 某机的指令格式如下所示 X 为寻址特点位： X=00：直接寻址； X=01：用变址寄存器RX1寻址； X=10：用变址寄存器RX2 寻址； X=11：相对寻址设PC=1234H,RX1=0037H,RX2=1122H （H 代表十六进制数）,请确定以下指令中的有效地址：4420H2244H1322H3521Ha、h、LDR0 LDR 3、 S0S3等均为电七、分析设计题（15 分）BUS1 BUS3为 3

26、 条总线,期于信号如图 1 为某机运算器框图,位或脉冲掌握信号； 分析图中哪些是相容微操作信号？哪些是相斥微操作信号？ 采纳微程序掌握方式,请设计微指令格式,并列出各掌握字段的编码表；10 / 33 名师归纳总结 - - - - - - -第 10 页,共 33 页精选学习资料 - - - - - - - - - 本科生期末试卷（四）一、挑选题（每道题 1 分,共 15 分）1 运算器的核心功能部件是（）； A 数据总线 B ALU C 状态条件寄存器 D 通用寄存器2 某单片机字长 32 位,其储备容量为 4MB；如按字编址,它的寻址范畴是（）； A 1M B 4MB C 4M D 1MB

27、3 某 SRAM芯片,其容量为 1M 8 位,除电源和接地端外,掌握端有 E 和 R/W#,该芯片的管脚引出线数目是（）； A 20 B 28 C 30 D 32 4 双端口储备器所以能进行高速读 / 写操作,是由于采纳（）；A 高速芯片 B 新型器件 C 流水技术 D 两套相互独立的读写电路5 单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数以外,另一个数常需采纳（）；A 堆栈寻址方式 B 立刻寻址方式 C 隐含寻址方式 D 间接寻址方式6 为确定下一条微指令的地址,通常采纳肯定方式,其基本思想是（）； A 用程序计数器 PC来产生后继微指令地址 B 用微程序计数器 PC来产生

28、后继微指令地址 C 通过微指令次序掌握字段由设计者指定或由设计者指定的判别字段掌握产生后继微指令地址11 / 33 名师归纳总结 - - - - - - -第 11 页,共 33 页精选学习资料 - - - - - - - - - D 通过指令中指定一个特地字段来掌握产生后继微指令地址7 微程序掌握器中,机器指令与微指令的关系是（）； A 每一条机器指令由一条微指令来执行 B 每一条机器指令由一段用微指令编成的微程序来说明执行 C 一段机器指令组成的程序可由一条微指令来执行 D 一条微指令由如干条机器指令组成8 CPU中跟踪指令后继地址的寄存器是（）； A 地址寄存器 B 程序计数器 C 指令

29、寄存器 D 通用寄存器9 某寄存器中的数值为指令码,只有 CPU的（）才能识别它； A 指令译码器 B 判定程序 C 微指令 D 时序信号10 为实现多级中断,储存现场信息最有效的方法是采纳（）； A 通用寄存器 B 堆栈 C 主存 D 外存11 采纳 DMA方式传送数据时,每传送一个数据,就要占用一个（）的时间； A 指令周期 B 机器周期 C 储备周期 D 总线周期12 将 IEEE1394 串行标准接口与 SCSI并行标准接口进行比较,指出下面陈述中不正确的项是（）；A 前者数据传输率高 B 前者数据传送的实时性好C 前者使用 6 芯电缆,体积小 D 前者不具有热插拔才能13 下面陈述中

30、,不属于虚存机制要解决的问题项是（）；A 调度问题 B 地址映射问题C 替换与更新问题 D 扩大物理主存的储备容量和字长14 进程从运行状态转入就绪状态的可能缘由是（）；A 被选中占有处理机时间 B 等待某一大事发生C 等待的大事已发生 D 时间片已用完15 安腾处理机的一组指令中,可以并行执行的指令是（）；A Id8 r1=r3 B add r6=r8,r9 C SUB r3=r1,r4 D add r5=r3,r7 12 / 33 名师归纳总结 - - - - - - -第 12 页,共 33 页精选学习资料 - - - - - - - - - 二、填空题（每道题 2 分,共 20 分）1

31、 运算机系统的层次结构从下至上可分为五级,即微程序设计级（或规律电路级）、一般机器级、操作系统级、（）级、（）级；2 十进制数在运算机内有两种表示形式：（）形式和（）形式；前者主要用在非数值运算的应用领域,后者用于直接完成十进制数的算术运算；3一个定点数由符号位和数值域两部分组成；按小数点位置不同,定点数有（）和（）两种表示方法；4 对储备器的要求是容量大、速度快、成本低,为明白决这三方面的冲突,运算机采纳多级储备体系结构,即（）、（）、（）；5 高级的 DRAM芯片增强了基本 DRAM的功能,存取周期缩短至 20ns 以下；举出三种高级 DRAM芯片,它们是（）、（）、（）；6 一个较完善的

32、指令系统,应当有（）、（）、（）、（）四大类指令；7 机器指令对四种类型的数据进行操作；这四种数据类型包括（）型数据、（）型数据、（）型数据、（）型数据；8 CPU中储存当前正在执行的指令的寄存器是（）,指示下一条指令地址的寄存器是（）,储存算术规律运算结果的寄存器是（）和（）；9 虚存系统中,通常采纳页表爱护、段表爱护和键爱护以实现（）爱护；10 安腾体系结构采纳分支推断技术,将传统的（）分支结构转变为无分支的（）代码,防止了错误猜测分支而付出的代价；三、简答题（每道题8 分,共 16 分）n-1 求证： x补 +y补=x+y补 mod 1 PCI 总线中三种桥的名称是什么？简述其功能；2安

33、腾处理机采纳的6 种增强并行性功能的技术措施是什么？四、证明题（ 12 分） 设|x| 2n-1 ,|y| 2n-1 ,|x+y| 22 n+1 五、运算题（ 10 分） 设储备器容量为 64M字,字长为 64 位,模块数 m=8,分别用次序和交叉方式进行组织；储备周期 T=100ns,数据总线宽度为 64 位,总线传送周期 =50ns；求：次序储备器和交叉储备器的带宽各是多少？六、分析题（ 12 分） 一种二进制 RS型 32 位的指令结构如下：其中 OP为操作码字段, X 为寻址模式字段, D为偏移量字段,其寻址模式定义为有效地址 E 算法及说明列表如下：请写出 6 种寻址方式的名称七、设

34、计题（ 15 分） CPU的数据通路如图 1 所示；运算器中 R0 R3 为通用寄存器, DR为数据缓冲寄存器,PSW为状态字寄存器；D-cache 为数据储备器, I-cache 为指令储备器,PC为程序计数器（具有加 1 功能）, IR 为指令寄存器；单线箭头信号均为微操作掌握信号（电位或脉冲）,如 LR0 表示读出 R0 寄存器,SR0 表示写入 R0 寄存器；机器指令“LDAR3,R0” 实现的功能是：以（R3）的内容为数存单元地址,读出数存该单元中数据至通用寄存器 R0 中；请画出该取数指令周期流程图,并在 CPU周期框外写出所需的微13 / 33 名师归纳总结 - - - - -

35、- -第 13 页,共 33 页精选学习资料 - - - - - - - - - 操作掌握信号；（一个 CPU周期有 T1T4四个时钟信号,寄存器打入信号必需注明时钟序号）本科生期末试卷（五）一、挑选题（每道题 1 分,共 15 分）1 某机字长 64 位, 1 位符号位, 63 位表示尾数,如用定点整数表示,就最大正整数位（）； A +2 63-1 B +2 64-1 C -2 63-1 D -2 64-1 2 请从下面浮点运算器中的描述中选出两个描述正确的句子（）； A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现； B 阶码部件可实现加,减,乘,除四种运算； C 阶码部

36、件只进行阶码相加,相减和比较操作； D 尾数部件只进行乘法和除法运算；3 储备单元是指（）； A 存放 1 个二进制信息位的储备元 B 存放 1 个机器字的全部储备元集合 C 存放 1 个字节的全部储备元集合 D 存放 2 个字节的全部储备元集合4 某机字长 32 位,储备容量 1MB,如按字编址,它的寻址范畴是（）； A 0 1M B 0 512KB C 0 56K D 0 256KB 14 / 33 名师归纳总结 - - - - - - -第 14 页,共 33 页精选学习资料 - - - - - - - - - 5用于对某个寄存器中操作数的寻址方式为（）； A 直接 B 间接 C 寄存器

37、直接 D 寄存器间接6 程序掌握类的指令功能是（）；A 进行算术运算和规律运算 B 进行主存与 CPU之间的数据传送C 进行 CPU和 I/O 设备之间的数据传送 D 转变程序执行的次序7 指令周期是指（）；A CPU从主存取出一条指令的时间 B CPU执行一条指令的时间C CPU从主存取出一条指令加上执行一条指令的时间 D 时钟周期时间8 描述当代流行总线结构中基本概念不正确的句子是（）；A 当代流行的总线不是标准总线 C 系统中答应有一个这样的 CPU模块B 当代总线结构中,CPU和它私有的 cache 一起作为一个模块与总线相连9 CRT的颜色为 256 色,就刷新储备器每个单元的字长是

38、（）； A 256 位 B 16 位 C 8 位 D 7 位10 发生中断恳求的条件是（）；A 一条指令执行终止 B 一次 I/O 操作终止 C 机器内部发生故障 D 一次 DMA操作终止11 中断向量地址是（）；A 子程序入口地址 B 中断服务程序入口地址C 中断服务程序入口地址指示器 D 例行程序入口地址12 IEEE1394 所以能实现数据传送的实时性,是由于（）；A 除异步传送外,仍供应同步传送方式 B 提高了时钟频率C 除优先权仲裁外,仍供应均等仲裁 , 紧急仲裁两种总线仲裁方式 D 能够进行热插拔13 直接映射 cache 的主要优点是实现简洁；这种方式的主要缺点是（）；A 它比其

39、他 cache 映射方式价格更贵B 假如使用中的 2 个或多个块映射到 cache 同一行,命中率就下降C 它的存取时间大于其它 cache 映射方式 D cache 中的块数随着主存容量增大而线性增加14 虚拟储备器中段页式储备治理方案的特性为（）；A 空间铺张大,储备共享不易,储备爱护简洁,不能动态连接15 / 33 名师归纳总结 - - - - - - -第 15 页,共 33 页精选学习资料 - - - - - - - - - B 空间铺张小,储备共享简洁,储备爱护不易,不能动态连接C 空间铺张大,储备共享不易,储备爱护简洁,能动态连接 D 空间铺张小,储备共享简洁,储备爱护简洁,能动

40、态连接15 安腾处理机的指令格式中,操作数寻址采纳（）； A R-R-S 型 B R-R-R 型 C R-S-S 型 D S-S-S 型二、填空题（每道题 2 分,共 20 分）1 IEEE6754 标准规定的 64 位浮点数格式中,符号位为 1 位,阶码为 11 位,尾数为 52 位；就它所能表示的最大规格化正数为（）；2 直接使用西文键盘输入汉字,进行处理,并显示打印汉字,要解决汉字的（）、（）和（）三种不同用途的编码；3 数的真值变成机器码时有四种表示方法,即（）表示法,（）表示法,（）表示法,（）表示法；4 主储备器的技术指标有（）,（）,（）,（）；5 cache 和主存构成了（）,

41、全由（）来实现；6 依据通道的工作方式,通道分为（）通道和（）通道两种类型；7 SCSI 是（）I/O 标准接口, IEEE1394 是（）I/O 标准接口；8 某系统总线的一个存取周期最快为 3 个总线时钟周期,总线在一个总线周期中可以存取 32 位数据；如总线的时钟频率为 8.33MHz,就总线的带宽是（）；9 操作系统是运算机硬件资源治理器,其主要治理功能有（）治理、（）治理和（）管理；10 安腾处理机采纳 VLIW 技术,编译器经过优化,将多条能并行执行的指令合并成一个具有（）的超长指令字,掌握多个独立的（）同时工作；三、简答题（每道题 8 分,共 16 分） 1 画图说明现代运算机系统的层次结构；2 简述水平型微指令和垂直型微指令的特点；四、运算题（ 10 分） CPU执行一段程序时,cache 完成存取的次数为 2420 次,主存完成的次数为 80 次,已知 cache 储备周期为 40n