触发器和时序逻辑电路测试题.doc

《触发器和时序逻辑电路测试题.doc》由会员分享，可在线阅读，更多相关《触发器和时序逻辑电路测试题.doc（18页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、Four short words sum up what has lifted most successful individuals above the crowd: a little bit more.-author-date触发器和时序逻辑电路测试题一、触发器和时序逻辑电路测试题（十二章，十三章）一、 填空题1、 存放N为二进制数码需要_个触发器。2、 一个四位二进制减法计数器状态为_时，在输入一个计数脉冲，计数状态为1111，然后向高位发_信号。3、 时序逻辑电路在结构方面的特点是;由具有_逻辑门电路和具有_的触发器两部分组成。4、 十进制计数器最少要用_个触发器。5、 用N个触发器可

2、以构成存放_位二进制代码寄存器。6、 在数字电路系统中，按逻辑功能和电路特点，各种数字集成电路可分位_逻辑电路和_逻辑电路两大类。7、 8421BCD码位1001，它代表的十进制是_。8、 8421BCD码的二一进制计数器当前计数状态是1000，再输入三个计数脉冲，计数状态位_。9、 数码寄存器主要由_和_组成，起功能是用来暂存_数码。10、 同步计数器各个触发器的状态转换，与_同步，具有_特点。11、 寄存器在断电后，锁存的数码_。12、 4个触发器构成8421BCD码计数器，共有_个无效状态，即跳过二进制数码_到_6个状态。二、 判断题、1、移位寄存器每输入一个脉冲时，电路中只有一个触发器

3、翻转。 （ ）2、移位寄存器即可并行输出也可串行输出。 （ ）3、右移寄存器存放的数码将从低位到高位，依次串行输入。 （ ）4、八位二进制能表示十进数的最大值是256. （ ）5、表示一位十进制数至少需要二位二进制。 （ ）6、触发器实质上就是一种功能最简单的时序逻辑电路，是时序逻辑存储记忆的基础。 （ ）7、数码寄存器存放的数码可以并行输入也可以串行输入。 （ ）8、显示器属于时序逻辑电路类型。 （ ）9、计数器、寄存器和加法器都属于时序逻辑电路。 （ ）10、时序逻辑电路具有记忆功能。 （ ）11、用4个触发器可构成4位二进制计数器。 （ ）12、同步时序电路由组合电路和触发器两部分组成。

4、 （ ）13、组合电路不含有记忆功能的器件。 （ ）14、时序电路不含有记忆功能的器件。 （ ）15、同步时序电路具有统一的时钟CP控制。 （ ）16、异步时序电路的各级触发器类型不同。 （ ）17、时序逻辑电路与组合逻辑电路的最大区别在于，它具有存储和记忆功能。 （ ） 三、选择题1下列逻辑电路中为时序逻辑电路的是 。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器2同步时序电路和异步时序电路比较，其差异在于后者 。A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与内部状态有关3若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用 个触发器。A

5、.2 B.3 C.4 D.104、对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（）。A.0B.1C.QD.5、对于D触发器，欲使Qn+1=Qn，应使输入D=（）。A.0B.1C.QD.6、对于JK触发器，若J=K，则可完成（）触发器的逻辑功能。A.RSB.DC.TD.T7、下列触发器中，克服了空翻现象的有（）。A.边沿D触发器B.基本RS触发器C.同步RS触发器D.主从JK触发器8、同步计数器和异步计数器比较，同步计数器的优点是（）。A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。9、N个触发器可以构成最大模值为（）的计数器。A.NB.2NC.N2D.2N

6、10、一位8421BCD码计数器至少需要（）个触发器。A.3B.4C.5D.1011、采用串行输入/串行输出的8位移位寄存器，时需经（）个脉冲后，8位数码才能全部移出寄存器中。A.7B.8C.15D.16四、分析题1：触发器和门电路的区别。2、时序逻辑电路的组成和逻辑功能。3、分析图P7-1所示时序电路的逻辑功能，设初始状态为Q = 0，4、分析如图P7-3时序逻辑电路的功能，设触发器初始状态为0，试写出：画出状态转换图时序图和波形图图P7-33题参考答案解：（1）D触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程： （2）计算、列状态表：（3）画状态图、时序图： （4）电路功能：由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即：000111110101100011010001000电路具有递减计数功能，是一个3位二进制异步减法计数器。-