计算机组成原理复习题及答案...doc

《计算机组成原理复习题及答案...doc》由会员分享，可在线阅读，更多相关《计算机组成原理复习题及答案...doc（61页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、Four short words sum up what has lifted most successful individuals above the crowd: a little bit more.-author-date计算机组成原理复习题及答案.计算机组成原理复习题及答案计算机组成原理复习题及答案（一） 一、选择题 1若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_A） 阶符与数符相同为规格化数B） 阶符与数符相异为规格化数C） 数符与尾数小数点后第一位数字相异为规格化数D） 数符与尾数小数点后第一位数字相同为规格化数2某机字长32位，其中1位符号位，31位表示尾数。若用

2、定点小数表示，则最大正小数为_。A） +（1 2-32） B） +（1 2-31） C） 2-32 D） 2-313算术/逻辑运算单元74181ALU可完成_。A） 16种算术运算功能B） 16种逻辑运算功能C） 16种算术运算功能和16种逻辑运算功能D） 4位乘法运算和除法运算功能4某SRAM芯片，存储容量为64K16位，该芯片的地址线和数据线数目为_。A） 64，16 B） 16，64 C） 64，8 D） 16，165多体并行系统实质上是一种_存贮器，它能_执行_独立的读写操作。A） 模块式，并行，多个 B） 模块式串行，多个C） 整体式，并行，一个 D） 整体式，串行，多个6变址寻址方

3、式中，操作数的有效地址等于_。A） 基值寄存器内容加上形式地址（位移量）B） 堆栈指示器内容加上形式地址（位移量）C） 变址寄存器内容加上形式地址（位移量）D） 程序记数器内容加上形式地址（位移量）7以下叙述中正确描述的句子是：_。A） 微程序控制方式和组合逻辑控制相比，可以使指令的执行速度更快。B） 只有直接编码的微指令是水平型微指令。C） 同一个CPU周期中，可以并行执行的微操作叫互斥性微操作D） 同一个CPU周期中，不可以并行执行的微操作叫互斥性微操作8计算机使用总线结构的主要优点是便于实现积木化，同时_。A） 减少了信息传输量B） 提高了信息传输的速度C） 减少了信息传输线的条数D）

4、加重了CPU的工作量9计算机的外围设备是指_。A） 输入/输出设备 B） 外存储器C） 远程通信设备 D） 除了CPU 和内存以外的其它设10中断向量地址是指：_。A） 子程序入口地址 B） 中断服务子程序入口地址C） 中断服务子程序入口地址的指示器 D） 中断返回地址二、填空题 1若 X= -0.1001，Y= 0.0101 ，则： X+Y补= ，XY补= 。2DMA的数据块传送可分为 、 和 阶段。 3某机指令字长24位，共能完成130种操作，采用一地址格式指令可直接寻址的范围是 ，采用二地址格式指令，可直接寻址的范围是 。4设浮点数阶码为5位（含1位阶符），用移码表示，尾数为10位（含1

5、位数符），用补码规格化表示，则对应其最大正数的机器数形式为 ，真值为 （十进制的表达式）；对应其绝对值最小负数的机器数形式为 ，真值为 （十进制的表达式）。 5I/O编址方式可分为 和 两大类，前者需要有独立的I/O指令，后者通过访存指令和外部设备交换信息。6半导体静态RAM依据 的原理存储信息，动态RAM依据 的原理存储信息。动态RAM必须在2ms内对其所有存储单元恢复一次原状态，这个过程叫做 。7 和 组成存储系统的层次结构。8在总线集中式判优控制中， 方式对故障很敏感， 方式速度最快。 三、名词解释 1机器周期和时钟周期2周期挪用3中断隐指令4水平型微指令5系统的并行性四、简答 1完整的

6、总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。2某磁盘存储器转速为3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12 288字节，最小磁道直径为230mm，共有275道，求： （1）磁盘存储器的存储容量； （2）最高位密度（最小磁道的位密度）和最低位密度； （3）磁盘数据传输率； （4）平均等待时间。3某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。中断源屏蔽字0 1 2 3 4L0L1L2L3L4 4某机主存容量为4M16位，且存储字长等于指令字长，若该机的指令系统具备120

7、种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围；（3）一次间址的寻址范围； （4）相对寻址的寻址范围； （5）立即数的范围。 （十进制表示） 五、综合题： 1（10分）设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则计算：25 + 242（12分）设CPU共有16根地址线，8根数据线，并用作访存控制信号，用作读写命令信号，现有下列存储芯片及138译码器和各种门电路（自定）。 RAM：1K8位、2K4位、4K8位ROM：2K8位、4K8位画出CPU与存储器的连接图，要求：（1） 最大4K地

8、址空间为系统程序区，与其相邻的2K地址空间为用户程序区；（2） 合理选用上述存储芯片，并写出每片存储芯片的地址范围；（3） 详细画出存储芯片的片选逻辑。 允许输出允许写741383（8分）某计算机的数据通路如图所示，其中M主存， MDR主存数据寄存器， MAR主存地址寄存器， R0-R3通用寄存器， IR指令寄存器， PC程序计数器（具有自增能力）， C、D-暂存器， ALU算术逻辑单元（此处做加法器看待）， 移位器左移、右移、直通传送。所有双向箭头表示信息可以双向传送。 “ADD（R1），（R2）+”指令的含义是两个数进行求和操作，其中源操作地址在寄存器R1中，目的操作数地址在寄存器R2中，

9、其寻址方式为自增型寄存器间接寻址（先取地址后，寄存器内容加1）。请按数据通路图画出ADD指令从取指令开始到执行结束的操作序列图，写明基本操作步骤。答案： 一 选择题 二 填空题 1 1.1100；1.0010 。2预处理；数据传送；后处理3216；28。41,1111;0.111111111（9个1）；215(1-2-9)；0,0000 ;1.011（8个1）；-2-16(2-1+2-9)。5统一编址；不统一编址。6触发器；电容存储电荷；刷新。7Cache-主存；主存-辅存。8链式查询；独立请求。三 名词解释 1机器周期和时钟周期答：机器周期是在同步控制的机器中，执行指令周期中一步相对完整的操

10、作（指令步）所需时间，通常安排机器周期长度=主存周期； 时钟周期是指计算机主时钟的周期时间，它是计算机运行时最基本的时序单位，对应完成一个微操作所需时间，通常时钟周期=计算机主频的倒数。 2周期挪用答：每当I/O设备发出DMA请求时，I/O设备便挪用或窃取总线占用权一个存取周期， 而 DMA不请求时，CPU仍继续访问主存。 3中断隐指令答：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令， 其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。 4水平型微指令答：水平型微指令的特点是一次能定义并执行多个并行操作的微命令。 从编码方式看，直接编码

11、、字段直接编码、字段间接编码以及直接编码和字段直接和间接混合编码都属水平型微指令。其中直接编码速度最快，字段编码要经过译码，故速度受影响。 5系统的并行性答：包含同时性和并发性两个方面，前者指两个或多个事件在同一时刻发生， 后者指两个或多个事件在同一时间段发生。 四 简答 1答：总线在完成一次传输周期时，可分为四个阶段： 申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者； 寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块； 传数阶段：主模块和从模

12、块进行数据交换，数据由源模块发出经数据总线流入目的模块； 结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。 2答：（1）存储容量 = 275道X12 288B/道X4面 = 13 516 800B （2）最高位密度 = 12 288B/230p = 17B/mm = 136位/mm（向下取整） 最大磁道直径 =230mm+275道/5道 X2 = 230mm + 110mm = 340mm 最低位密度 = 12 288B / 340p = 11B/mm = 92位 / mm （向下取整） （3）磁盘数据传输率 = 12 288B X 3000转/分 =12 288B X 50转/

13、秒=614 400B/S （4）平均等待时间 = 1/50 / 2 = 10ms 3答：设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源屏蔽字0 1 2 3 4L0L1L2L3L4 1 1 0 0 0 （1分） 0 1 0 0 0 （1分） 1 1 1 0 1 （1分） 1 1 1 1 1 （1分） 1 1 0 0 1 （1分）4答：（1）指令字长16位，操作码为7位，寻址特征位2位，地址码7位； （2）27；（1分）（3）216；（1分）（4）-64 +63；（1分）（5）-64 +63。 五 综合题 1 答：被加数为0,101;0.100100，x补 = 00,101; 0

14、0.100100 加数为0,100;1.010100，y补 = 00,100; 11.010100 （1）对阶：j补 = jx补- jy补 = 00,101 + 11,100 = 00,001即j = 1，则y的尾数向右移一位，阶码相应加1，即y补= 00,101; 11.101010 求和 += +Sy补 = 00.100100 + 11.101010 = 00.001110即 x+y补 = 00,101; 00.001110 尾数出现“00.0”，需左规。 规格化 左移2位，阶码减2。左规后得 x+y补 = 00,011; 00.111000x+y补 = 00,011; 00.111000

15、 x+y =23 2（12分）答： 答：地址空间描述如下：ROM对应的空间：11111111111111111111000000000000 RAM对应的空间：11101111111111111110100000000000 选择ROM芯片为2K8位的两片，RAM芯片为2K4位的两片ROM芯片1：11111111111111111111100000000000ROM芯片2：11110111111111111111000000000000RAM芯片1、2：（位扩展）11101111111111111110100000000000 CPU与存储器连接图见下页：1. 解：“ADD （R1），（R2）

16、+”指令是SS型指令，两个操作数均在主存中。其中源操作数地址在R1中，所以是R1间接寻址。目的操作数地址在R2中，由R2间接寻址，但R2的内容在取出操作数以后要加1进行修改。指令周期流程图如下：(二)一、 选择题 1 从器件角度看，计算机经历了四代变化。但从系统结构看，至今绝大多数计算机仍属于_型计算机。A.并行 B.冯.诺依曼 C.智能 D.实时处理2 下列数中最大的数是_。A.（10011001）2 B.（227）8 C.（98）16 D.（152）103 有关运算器的描述，_是正确的。A.只做加法 B.只做算术运算C.既做算术运算又做逻辑运算 D.只做逻辑运算4 EPROM是指_。A.读

17、写存储器 B.只读存储器 C.闪速存储器 D.光擦除可编程只读存储器5 CPU主要包括_。A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU和主存6 在多级存储体系中，“cache主存”结构的作用是解决_的问题。A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与CPU速度不匹配 D.主存与CPU速度不匹配7 在指令的地址字段中，直接指出操作数本身的寻址方式，称为_。A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址8 下述I/O控制方式中，主要由程序实现输入输出的是_。A. 外围处理机方式 B. 中断方式 C. DMA方式 D. 通道方式9 系统

18、总线中地址线的功能是_。A. 用于选择主存单元地址 B. 用于选择进行信息传输的设备C. 用于选择外存地址 D. 用于指定主存和I/O设备接口电路的地址10 微程序控制器中，机器指令与微指令的关系是_。 A. 每一条机器指令由一条微指令来执行 B. 一段机器指令组成的程序可由一条微指令执行 C. 一条微指令由若干条机器指令组成 D. 每一条机器指令由一段用微指令编成的微程序来解释执行二、 填空题 1 存储_并按_顺序执行,这是冯诺依曼型计算机的工作原理。2 CPU能直接访问_ 和_ ，但不能直接访问磁盘存储器和光盘存储器。3 某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码和尾数

19、均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数 ，非0最小正数 ，最大负数 ，最小负数 。4 影响流水线性能的因素主要反映在 和 两个方面。5 DMA控制器与CPU共享主存，为了有效分时使用主存，DMA通常采用以下三种方法与主存交换数据： _ _ 、_ _ 、_ _ 。6 I/O设备与主机交换信息共有五种控制方式，它们是： 、 、 、 和 。7控制单元的两种设计方法是： 和 。三、 解释下列概念 1微程序控制 2指令周期和机器周期3中断隐指令4系统总线5RISC四、简答 1指令和数据均存放在内存中，CPU如何上区分它们是指令还是数据？2试比较基址寻址和变址寻址。3 现有A

20、、B、C、D四个中断源，其优先级由高向低按A、B、C、D顺序排列。若中断服务程序的执行时间为20s，请根据下图所示时间轴给出的中断源请求中断的时刻，画出CPU执行程序的轨迹。 0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 t(s) B与C请求 D请求 B请求 A请求 D服务 C服务 B服务 A服务现行程序4简述I/O接口的功能和基本组成。五、综合题：（30分）1（10分）设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则计算：25 + 242（12分）设CPU共有16根地址线，8根数据线，并用作访存控制信号，用作读写命令信

21、号，现有下列存储芯片及138译码器和各种门电路（自定）。ROM（2KX8位，4KX4位，8KX8位），RAM（1KX4位，2KX8位，4KX8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求： （1）最小4K地址为系统程序区，409616383地址范围为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。 允许输出允许写741383（8分）CPU数据通路如图所示，其中有一个累加器AC，一个状态条件寄存器和其它四个寄存器，各部分之间连线表示数据通路，箭头表示信息传送方向。要求： 标明四个寄存器名称； 简述指

22、令从主存到控制器的数据通路； 简述数据在运算器和主存之间进行存/取访问的数据通路。acACb主存储器Md控制信号形成部件 状态寄存器 CPU ALU +1 答案：一、 选择题 二、 填空题 1 程序，地址2 Cache，主存3 127；1/512；-1/512-1/32768；-128。4 访存冲突；相关问题。5 停止CPU访问，周期挪用，DMA和CPU交替访问内存6 程序查询、程序中断、直接存储器访问（DMA）、I/O通道和外围处理机方式7 组合逻辑设计和微程序设计三、 名词解释 1微程序控制 答：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序， 每一个微

23、程序包含若干条微指令，每一条指令包含一个或多个微操作命令。 2指令周期和机器周期答：指令周期是指一条指令从开始取指令直到指令执行完这段时间。 机器周期是在同步控制的机器中，执行指令周期中一步相对完整的操作（指令步）所需时间，通常安排机器周期长度=主存周期。 3中断隐指令答：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令， 其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。 4系统总线答：指CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。 5RISC答：RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，以达

24、到提高系统执行速度的目的。 四、简答 1答：从时间上讲,取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出指令流流向控制器（指令寄存器）。从内存读出数据流流向运算器（通用寄存器）。2答：比较如下： 1）都可有效地扩大指令寻址范围。 2）基址寻址时，基准地址由基址寄存器给出，地址的改变反映在位移量A的取值上；变址寻址时，基准地址由A给出，地址的改变反映在变址值的自动修改上，变址值由变址寄存器给出。 3）基址寄存器内容通常由系统程序设定，变址寄存器内容通常由用户设定。 4）基址寻址适用于程序的动态重定位，变址寻址适用于数组或字符串处理，适用场合不同。 D服务 C服务

25、 B服务 A服务现行程序3 0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 t(s) B与C请求 D请求 B请求 A请求 这是一个多重中断的程序运行轨迹，图中忽略了中断响应时间。4答：功能(1) 选址功能 （2）传送命令功能（3）传送数据功能（4）反映I/O设备工作状态的功能 组成：数据缓冲寄存器、设备选择电路、设备状态标记、控制逻辑电路、命令寄存器和命令译码器 五综合题 1（共10分）答：被加数为0,101;0.100100，x补 = 00,101; 00.100100 加数为0,100;1.010100，y补 = 00,100; 1

26、1.010100 （1）对阶：j补 = jx补- jy补 = 00,101 + 11,100 = 00,001即j = 1，则y的尾数向右移一位，阶码相应加1，即y补= 00,101; 11.101010 求和 += +Sy补 = 00.100100 + 11.101010 = 00.001110即 x+y补 = 00,101; 00.001110尾数出现“00.0”，需左规。 规格化 左移2位，阶码减2。左规后得 x+y补 = 00,011; 00.111000 x+y补 = 00,011; 00.111000 x+y =23 2（共12分） （2）选片：ROM：4KX4位：2片； RAM：4KX8位：3片； （3）CPU和存储器连接逻辑图及片选逻辑 4KX4ROM74138（3：8）4KX4ROM4KX8RAM4KX8RAM4KX8RAM-CS0 -CS1 -CS2 -CS3-MREQA15A14A13A12CBA -Y0-G2A -G2BG1CPUA110R/-WD30D74-Y1-Y2-Y33(1) a：MDR（主存数据寄存器），b：IR（指令寄存器） c：MAR（主存地址寄存器），d：PC（程序计数器） （2）MMDRIR控制信号形成部件 （3）ALUM，ALUACMDRM； MALU，MMDRALU -