数字电路与逻辑设计模拟试卷2.doc
《数字电路与逻辑设计模拟试卷2.doc》由会员分享,可在线阅读,更多相关《数字电路与逻辑设计模拟试卷2.doc(4页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、精品文档,仅供学习与交流,如有侵权请联系网站删除北京语言大学网络教育学院数字电路与逻辑设计模拟试卷2试题卷注意: 1.试卷保密,考生不得将试卷带出考场或撕页,否则成绩作废。请监考老师负责监督。2.请各位考生注意考试纪律,考试作弊全部成绩以零分计算。3.本试卷满分100分,答题时间为90分钟。4.本试卷分为试题卷和答题卷,所有答案必须答在答题卷上,答在试题卷上不给分。一、单项选择题(本大题共10小题,每小题2分,共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的,请将正确选项前的字母填在答题卷相应题号处。1以下代码中为无权码的为 C 。A 8421BCD码B 5421BCD码C 余三
2、码D 2421BCD码2将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 B 。A 采样B 量化C 保持D 编码3以下四种转换器, A 是A/D转换器且转换速度最高。A 并联比较型B 逐次逼近型C 双积分型D 施密特触发器4多谐振荡器可产生 B 。A 正弦波B 矩形脉冲C 三角波D 锯齿波5N个触发器可以构成能寄存 B 位二进制数码的寄存器。A N-1B NC N+1D 2N6同步时序电路和异步时序电路比较,其差异在于后者 B 。A 没有触发器B 没有统一的时钟脉冲控制C 没有稳定状态D 输出只与内部状态有关7555定时器不可以组成 D 。A 多谐振荡器B 单稳态触发器C 施
3、密特触发器D JK触发器8若RAM的地址码有8位,行、列地址译码器的输入端都为4个,则它们的输出线(即字线加位线)共有 C 条。A 8;B 16;C 32;D 256;9随机存取存储器具有 A 功能。A 读/写B 无读/写C 只读D 只写10只读存储器ROM中的内容,当电源断掉后又接通,存储器中的内容 D 。A 全部改变B 全部为0C 不可预料D 保持不变二、多项选择题(本大题共5小题,每小题3分,共15分)在每小题列出的四个选项中有二至四个选项是符合题目要求的,请将正确选项前的字母填在答题卷相应题号处。多选、少选、错选均无分。11逻辑函数的表示方法中具有唯一性的是 AD 。A真值表;B表达式
4、;C逻辑图;D卡诺图;12逻辑表达式Y=AB可以用_CD_实现。A正或门;B正非门;C正与门;D负或门;13以下电路中可以实现“线与”功能的有 CD 。A与非门;B三态输出门;C集电极开路门;D漏极开路门;14对于T触发器,若原态Qn=1,欲使新态Qn+1=1,应使输入T= AD 。A0;B1;CQ;D;15描述触发器的逻辑功能的方法有 ABCD。A状态转换真值表;B特性方程;C状态转换图;D状态转换卡诺图;三、判断题(本大题共10小题,每小题2分,共20分),正确的填T,错误的填F,请将答案填在答题卷相应题号处。16. 八进制数(17)8比十进制数(17)10大。 F17. 在时间和幅度上都
5、断续变化的信号是数字信号,语音信号不是数字信号。 T18. 逻辑变量的取值,比大。 F19. 异或函数与同或函数在逻辑上互为反函数。 T20. 当TTL与非门的输入端悬空时相当于输入为逻辑1。 T21. CMOS或非门与TTL或非门的逻辑功能完全相同。 T22. 编码与译码是互逆的过程。 T23. 二进制译码器相当于是一个最小项发生器,便于实现组合逻辑电路。 T24. RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。 T25.把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。 F四、【填空题】(本大题共20空,每空1分,共20分;请将答案填写在答题卷相应题号处)26.
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 逻辑设计 模拟 试卷
限制150内