第4章-集成触发器学习指导.doc

《第4章-集成触发器学习指导.doc》由会员分享，可在线阅读，更多相关《第4章-集成触发器学习指导.doc（12页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精品文档，仅供学习与交流，如有侵权请联系网站删除第四章 集成触发器一、内容提要能够存储一位二值信息的基本单元称为双稳态触发器，简称触发器。触发器是组成时序逻辑电路的基本单元。它的显著特点是具有记忆功能，一个触发器能记住1位二值信号（0或1），n个触发器组合在一起就能记忆n位二值信号。（一）、触发器的特点 l、它有两个能自行保持的稳定状态 触发器有两个输出端，分别记作、，其状态是互补的：1，0是一个稳定状态，称为1态；0，1是另一个稳定状态，称为0态； 其他情况如0或1，不满足互补的条件，称之为不定状态，它既不能算作0态，也不能算作1态。 2、在适当的输入信号作用下，触发器能从原来所处的一个稳态

2、翻转成另一个稳态。 3、在输入信号取消后，能够将得到的新状态保存下来，即记忆住这一状态。（二）、触发器的类型1、按触发方式分，有电平触发方式、主从触发方式和边沿触发方式。2、按逻辑功能分，有RS触发器、JK触发器、D触发器和T触发器。（三）、各类触发器的状态方程1、RS触发器：2、 3、 4、 5、 由于目前实际生产的集成时钟触发器只有D型和JK型两种，如果需要使用其它逻辑功能的触发器，可以利用转换逻辑功能的方法，将D或JK触发器转换成所需功能的触发器发器。二、重点难点本章主要内容包括：（1）基本触发器的电路组成和工作原理。 （2）RS触发器、JK触发器、D触发器、T和T触发器的逻辑功能以及触

3、发器的描述方法：逻辑功能表、特性方程、驱动（激励）表、状态转移图（表）和时序（波形）图。重点需要掌握的内容在于各类触发器的逻辑功能和逻辑功能描述方法；各种触发方式的特点、脉冲工作特性。 本章的难点主要集中在各触发器的内部结构和工作原理。三、习题精解知识点:基本RS触发器工作状态判断。例4.1 电路如图4.1所示。已知A、B波形，判断Q的波形应为(A) 、(B)、(C)、(D)中的哪一种。假定触发器的初始状态为0。图4.1解：电路是一个由“或非”门构成的基本触发器，当都为“1”时，而当=0，=1时，则，而，所以应该是(B)波形正确。知识点：电平触发的D触发器工作特点。例42 图4.2所示为电平触

4、发D触发器的CP信号和D输入信号，设初始状态为0，确定输出端Q的波形。图4.2解：在CP=1时，无论D为高电平还是低电平，Q端输出信号总是和D输入信号相同；在CP=0期间，Q端的输出信号将保持不变。综上，Q端的输出波形如图A4.2所示。图A4.2知识点：边沿D触发器的工作特点。例4.3图4.3所示为上升沿触发D触发器的输入信号和时钟脉冲波形，设触发器的初始状态为0，画出输出信号Q的波形。图4.3解：根据边沿D触发器的功能特点可知，每个时钟脉冲CP上升沿到来之后的输出状态等于该上升沿前一瞬间D信号的状态，直到下一个时钟脉冲CP上升沿到来。由此可画出输出Q端的波形如图A4.3所示。图A4.3例4.

5、4 图4.4为边沿D触发器构成的电路，设触发器的初始状态，确定及在时钟脉冲作用下的波形。图4.4解：由于两个D触发器的输入信号分别为另一个D触发器的输出，因此在确定它们的输出端波形时，应分段交替画出及的波形。图A4.4知识点：主从JK触发器工作特点。例4.5 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形（设初始状态为0）。图4.5解：根据主从触发器的状态转换真值表可知，在第1个CP高电平期间，J=1，K=0，为1；在第2个CP高电平期间，J=1，K=1，翻转为0；在第3个CP高电平期间，J=0，K=0，保持不变，仍为0；在第4个CP高电平期间，J=1，K=0，为1；在第5个CP高电

6、平期间，J=0，K=1，为0；在第6个CP高电平期间，J=0，K=0，保持不变，仍为0。最后得到输出波形如图A4.5所示。图A4.5知识点：主从JK触发器的一次变化问题。例4.6 设主从JK触发器的初态为1，试画出它的波形。图4.6解： 根据主从JK触发器一次变化现象的描述，了解到只有在下面两种情况下会发生一次变化现象：一是触发器状态为0时，J信号的变化；二是触发器状态为1时，K信号的变化。若在CP=1期间，J、K信号发生了变化，可按照以下方法来处理： 若原态Q=0，则由J信号决定其次态，而与K无关。此时只要CP=1期间出现过J=1，则CP下降沿时Q为1。否则Q仍为0。 若原态强，则由K信号决

7、定其次态，而与J无关。此时只要CP=1期间出现过K=1，则CP下降沿时Q为0。否则Q仍为1。在图4.6中，第5、6个CP脉冲的高电平期间，J、K信号发生了变化，其它CP脉冲的高电平期间，J、K信号没发生变化。针对这两种不同情况分别采用前面介绍的方法画出它的输出波形，如图A4.6所示。图A4.6知识点：边沿JK触发器工作特点.例4.7 设边沿JK触发器的初态为0，输入信号波形如图4.7所示，试画出它的输出波形。图4.7解（1）以时钟下降沿为基准，划分时间间隔，CP下降沿到来前为现态，下降沿到来后为次态。（2）每个时钟下降沿到来后，根据触发器的特性方程或状态转换真值表确定其次态。输出波形如图A4.

8、7所示。图A4.7知识点：边沿JK触发器级联。例4.8 边沿JK触发器FF0和FF1的连接如图4.8所示，设两个触发器的初始状态都是0状态，试确定输出端、的波形，并写出这些波形所表示的二进制序列。图4.8解：根据边沿JK触发器的特点，可得到、的波形如图A4.8所示。若将、的时序进行排列，即为00，01，10，11，分别对应于0，1，2，3。可见，这个二进制序列每4个时钟脉冲重复一次，然后返回0重新开始此序列，此序列相当于对时钟脉冲进行了计数。图A4.8知识点:各类触发器工作状态判断。例4.9 电路如图4.9所示。能实现 的电路是哪一种电路。 图4.9解： 对(a)电路，只有当A=1时才是计数型

9、触发器；而(b)电路是T触发器，只有当T=1时，才是计数触发器；(c)可以实现计数即，(d)电路也不可能是计数式触发器。所以实现功能的电路是(c)。9例4.10 电路如图4.10所示，的电路是哪 一些电路。图4.10解：对(a)电路，因为是D触发器，所以有 对(b)电路，因为是RS触发器,所以有 对(c)电路，因为是T触发器, 对(d)电路，因为是JK触发器, 因此，能实现的电路是（b）和（d）两个电路。知识点：复位端的作用。例4.11 由下降沿JK触发器组成的电路及其CP、J端输入波形如图4.11 所示，试画出Q端的波形(设初态为0)。图4.11解：该题的复位端由CP和Q的与非实现，所以应该

10、十分注意复位端的作用。波形图为：四、自我测试题（共100分）（一）不定项选择题。（本大题共10题，每题1分，共10分）1.N个触发器可以构成能寄存 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N2一个触发器可记录一位二进制代码，它有 个稳态。A.0 B.1 C.2 D.3 3对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T= 。A.0 B.1 C.Q D.4对于D触发器，欲使Qn+1=Qn，应使输入D= 。A.0 B.1 C.Q D.5对于JK触发器，若J=K，则可完成 触发器的逻辑功能。A.RS B.D C.T D.T6欲使JK触发器按Qn+1=Qn工作，可使

11、JK触发器的输入端 。A.J=K=0 B.J=Q,K= C.J=,K=Q D.J=Q,K=0 7欲使D触发器按Qn+1=n工作，应使输入D= 。A.0 B.1 C.Q D.8描述触发器的逻辑功能的方法有 。A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图9为实现将JK触发器转换为D触发器，应使 。A.J=D,K= B. K=D,J= C.J=K=D D.J=K=10下列触发器中，没有约束条件的是 。A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器（二） 、判断题（正确打，错误的打。本大题共6题，每题1分，共6分） D触发器的特性方程为，与无关，所

12、以它没有记忆功能。（ ） RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（ ） 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（ ） 主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（ ） 由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。 对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（ ）（三）、填空题。（本大题共12 空，每空2分，共24 分）1触发器有 2 个稳态，存储8位二进制信息要 8 个触发器。2一个基本RS触发器在正常工作时，它的约束条件是+=1，则它不允许输入= 0 且= 0 的信

13、号。3触发器有两个互补的输出端Q、，定义触发器的1状态为 ，0状态为 ，可见触发器的状态指的是 端的状态。4一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是 。5在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的 ，触发方式为主从 式或 边沿 式的触发器不会出现这种现象。6TTL集成JK触发器正常工作时，其和端应接 电平。（四）、分析题。（本大题共6题，每题10分）1 画出图P4.1所示由与非门组成的基本RS触发器输出端、的电压波形，输入端、的电压波形如图中所示。图P4.12试分析图P4.2所示电路的逻辑功能，列出真值表写出逻辑函数式。图P4.23若

14、主从结构JK触发器CP、J、K端的电压波形如图P4.3所示，试画出Q、端对应的电压波形。图P4.34设图P4.4中各触发器的初始状态皆为Q=0，试画出在CP信号连续作用下各触发器输出端的电压波形。图P4.45试写出图P4.5（a）中各电路的次态函数（即、）与现态和输入变量之间的函数式，并画出在图P4.14（b）给定信号的作用下Q1、Q2、Q3、Q4的电压波形。假定各触发器的初始状态均为Q=0。图P4.56试画出图P4.6电路在图中所示CP、信号作用下Q1、Q2、Q3的输出电压波形，并说明Q1、Q2、Q3输出信号的频率与CP信号频率之间的关系。图P4.6五、自我测试题答案（一）、选择题1 B2

15、C3 BD4 C5 C6 ABD7 D8 ABCD9 A10 D（二）、判断题1. 2. 3. 4. 5. 6. （三）、填空题12 820 0 3Q=1、=0 Q=0、=1 Q4RS=05空翻 主从式 边沿式（四）、分析题1解 见图A4.1图A4.12解：图P4.2所示电路的真值表S RQnQn+10 0000 0110 1000 1101 0011 0111 100*1 110*由真值表得逻辑函数式 3解 见图A4.3图A4.34解 见图A4.4图A4.45解 电路驱动方程为：代入特性方程，得状态方程：根据状态方程画波形，见图A4.5。 图A4.56解波形见图A4.6。 图A4.6若CP的

16、频率为，则Q1、Q2、Q3的频率分别为、。六、课后习题答案 题4-1解：已知或非门构成的RS触发器的特征方程如下：根据输入端S、R的波形图，得出输出端、的电压波形见图A4.1。题4-2解：见图A4.2图A4.2题4-3解：1） CP=0时，SS=1,RR=1,期间，状态保持。 CP=1时，即在CP=1的情况下：若R=0，S=0。则RR=1，SS=1，有，状态保持。 若R=0，S=1。则RR=1，SS=0，有。 若R=1，S=0。则RR=0，SS=1，有。 若R=1，S=1。则RR=0，SS=1，有。电路的状态转换真值表如下表所示：2） 求次态方程：由上述状态转换真值表，不难得出次态方程：3）R

17、与S无需约束条件。题4-4解：见图A4.4图A4.4题4-5解：见图A4.5 图A4.5题4-6解：根据图示可知该触发器的，。由时钟下降沿触发。因此在CP作用下的端波形图如图A4.6所示：图A4.6题4-7解：该触发器在CP下降沿处触发，因而状态的改变都对应着CP下降沿处。另外，如果CP=1期间J、K有变化，应注意一次变化问题。，为异步复位、置位端，不受CP的限制。当=0时，；=0时，。根据所给的CP、J、K和，的波形，所画端波形如图A4.7所示。图A4.7题4-8解： (a)为时钟下降沿触发的D触发器，(b)为时钟上升沿触发的D触发器，(c) 为时钟下降沿触发的D触发器，(d) 为时钟上升沿

18、触发的JK触发器， (e) 为时钟上升沿触发的JK触发器，(f) 为时钟下降沿触发的JK触发器，各TTL触发器端的输出波形图如图A4.8所示。图A4.8题4-9解：见图 A4.9图 A4.9题4-10解：已知时钟RS触发器的特征方程为：1) 时钟RS触发器转换成D触发器：已知D触发器的特征方程为，变换该表达式，使之与时钟RS触发器的特征方程式相同，即。把、视为变量，余下部分视为系数，根据变量相同、系数相等，则方程一定相等的原则，得到：，画电路图如图A4.10（a）所示。2) 时钟RS触发器转换成T触发器: 已知T触发器的特征方程为，变换该表达式，使之与时钟RS触发器的特征方程式相同，即。把、视

19、为变量，余下部分视为系数，根据变量相同、系数相等，则方程一定相等的原则，得到：，画电路图如图A4.10（b）所示。3) 时钟RS触发器转换成触发器：已知触发器的特征方程为，变换该表达式，使之与时钟RS触发器的特征方程式相同，即。把、视为变量，余下部分视为系数，根据变量相同、系数相等，则方程一定相等的原则，得到：，画电路图如图A4.10（c）所示。4) 时钟RS触发器转换成JK触发器：已知JK触发器的特征方程为，把、视为变量，余下部分视为系数，根据变量相同、系数相等，则方程一定相等的原则，得到：，画电路图如图A4.10（d）所示。题4-11解：1）对于FF1,由图可知，因此该触发器的次态输出函数

20、表达式为： （CP上升沿时有效）对于FF2,由图可知，因此该触发器的次态输出函数表达式为： （CP下降沿时有效）2）根据所给的CP及A、B波形图，可以画出各电路端的波形图如图A4.11所示。图A4.11题4-12解：T触发器的特征方程为： （CP下降沿有效）端的输出波形如图A4.12所示。图A4.12题4-13解：根据电路图可知，而该电路中的触发器是CP上升沿触发的D触发器，其新态方程为：。据已知的CP信号波形，可以画出A、B端的输出波形如图A4.13所示。 图A4.13题4-14解：所谓触发器的“空翻”是指在同一个时钟脉冲作用期间触发器状态发生两次或两次以上变化的现象。引起空翻的原因是在时钟

21、脉冲作用期间，输入信号依然直接控制着触发器状态的变化。具体的说，就是当时钟CP为1时，如果输入信号R、S发生变化，则触发器状态会跟着变化，从而使得一个时钟脉冲作用期间引起多次翻转。题4-15解： 主从JK触发器的一次变化问题，即主从JK触发器中的主触发器，在CP1期间其状态能且只能变化一次。对于主从JK触发器，在CP=1期间输入信号发生过变化后，CP下降沿到达时从触发器的状态不一定能按此刻输入信号的状态来确定，而必须考虑整个CP1期间输入信号的变化过程才能确定触发器的次态。主从JK触发器中，在时，如果有J=1的干扰，会使；同理，在时，如有K=1的干扰，会使。这种现象称为一次翻转（一次变化）现象

22、。为使主从 JK 触发器按其特性表正常工作， 在 CP = 1期间，必须使JK 端的状态保持不变。否则，由干扰信号引起的一次翻转，会在CP下降沿到来时被送入从触发器，从而造成触发器工作的错误。题4-16解：由图P4.16所示的逻辑电路，得：1）且时，,2) 且时，,3) 且时，假定，则，反馈到与非门输入端，使保持1不变；假定原来，则，反馈到与非门输入端，使保持0不变。4) 且时，,电路的状态转换真值表如下表所示：由该状态转换真值表可知：，即如果端的初始状态为0，而为1，在=1和=0的情况下，这种状态不会改变；同理，如果端的初始状态为1，不管和端输入何种信号，则一定为0。这是一个稳定状态。这又是

23、一个稳定状态。可见，电路有两个稳定状态。应该指出的是，本电路是一个病态电路，一旦变为1状态， 再无法返回到0状态。题4-17解：从电路图可知， （CP上升沿时成立）如果电路的初始状态为，可以画出在一系列CP作用下、的波形如图A4.17所示。图A4.17 题4-18解：从电路图可知， （CP上升沿时成立）如果电路的初始状态为，可以画出在一系列CP作用下、的波形如图A4.18所示。图A4.18题4-19解：根据电路图可知，所以三个由时钟下降沿触发的JK触发器新态表达式为：假设电路的初始状态为，可画出在8个CP作用下、的波形如图A4.19所示。图A4.19题4-20解：根据电路图可知，所以三个由时钟下降沿触发的JK触发器新态表达式为：假设触发器的初始状态均为0，可画出在一系列CP作用下、的输出电压波形如图A4.20所示。图A4.20【精品文档】第 12 页